[发明专利]一种升压时钟发生电路有效
申请号: | 201810966055.6 | 申请日: | 2018-08-23 |
公开(公告)号: | CN109327205B | 公开(公告)日: | 2022-08-05 |
发明(设计)人: | 王永寿;吴建刚 | 申请(专利权)人: | 思瑞浦微电子科技(苏州)股份有限公司 |
主分类号: | H03K3/012 | 分类号: | H03K3/012;H03K3/356 |
代理公司: | 南京苏科专利代理有限责任公司 32102 | 代理人: | 陈忠辉 |
地址: | 215123 江苏省苏州市工业*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭示了一种升压时钟发生电路,其特征在于该电路由充放电单元、电平转换单元和数字调制单元互联构成,其中主要由普通MOS管相接构成的电平转换单元和数字调制单元工作于高电压域VDDL~VDDH,低压时钟信号接入充放电单元,并由电平转换单元和数字调制单元进行升压处理,而且数字调制单元的输出端PH1、PH1B作为转换所得的高压时钟信号输出。应用本发明的升压时钟发生电路,能够实现低压时钟向高压时钟转换的功能,避免了使用高压MOS管及其寄生电容对抓换效率的影响,同时消除了额外静态电流消耗,优化了电路的整体能耗。 | ||
搜索关键词: | 一种 升压 时钟 发生 电路 | ||
【主权项】:
1.一种升压时钟发生电路,其特征在于:所述电路由充放电单元、电平转换单元和数字调制单元互联构成,其中所述电平转换单元和数字调制单元工作于高电压域VDDL~VDDH,低压时钟信号接入充放电单元,数字调制单元的输出端PH1、PH1B作为转换所得的高压时钟信号输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于思瑞浦微电子科技(苏州)股份有限公司,未经思瑞浦微电子科技(苏州)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810966055.6/,转载请声明来源钻瓜专利网。
- 上一篇:振荡器电路
- 下一篇:功耗平坦化标准集成电路