[发明专利]一种升压时钟发生电路

权利要求书

1.一种升压时钟发生电路，其特征在于：所述电路由充放电单元、电平转换单元和数字调制单元互联构成，其中所述电平转换单元和数字调制单元工作于高电压域VDDL~VDDH，电平转换单元为由PMOS管PM0、PM1、PM2、PM3，NMOS管NM1、NM2和偏置电流Ibias构成的边沿触发式电平转换电路，其中PM2、PM1、PM0的共源极和NM1、NM2的共漏极接入VDDH，PM2的漏极、PM3的源极与PM2、PM1、PM0的共栅极相接，偏置电流Ibias的正向端、PM3的漏极与PM3、NM1、NM2的共栅极相接，偏置电流Ibias的负向端接地，NM1的源极和PM1的漏极相接于节点A，且节点A分别与充放电单元和数字调制单元的各自一路相接，NM2的源极和PM0的漏极相接于节点B，且节点B分别与充放电单元和数字调制单元的各自另一路相接；所述充放电单元由两个电容C1、C2构成，其中电容C1的一端与充放电单元接收低压时钟信号的CK1端相接，电容C1的另一端接入节点A，电容C2的一端与充放电单元接收低压时钟信号的CK2端相接，电容C2的另一端接入节点B；所述数字调制单元为由第一与门、第二与门和四个非门相接构成，其中第一与门的第一输入端接入节点B，第一与门的第二输入端接入第二与门的输出端，第一与门的输出端串接两个非门成为输出端PH1，第二与门的第一输入端接入节点A，第二与门的第二输入端接入第一与门的输出端，第二与门的输出端串接两个非门成为输出端PH1B；低压时钟信号接入充放电单元，所述充放电单元联合所述电平转换单元根据所述低压时钟信号和高电压域高电压VDDH产生包含毛刺信号的触发信号提供至所述数字调制单元，以触发所述数字调制单元中的RS触发器产生基于高电压域VDDL~VDDH的高压时钟信号。

2.根据权利要求1所述升压时钟发生电路，其特征在于：所述低压时钟信号具有0~aV的摆幅，a的取值介于1~5之间，所述高压时钟信号具有b~cV的摆幅，且c-b=a，b的取值介于60~110之间。