[发明专利]存储单元访问控制系统、方法和设备有效
| 申请号： | 201810936410.5 | 申请日： | 2018-08-16 |
| 公开（公告）号： | CN109194313B | 公开（公告）日： | 2022-08-26 |
| 发明（设计）人： | 许志尤;陈思颖;赖怡璋 | 申请（专利权）人： | 潍坊歌尔微电子有限公司 |
| 主分类号： | H03K5/133 | 分类号： | H03K5/133 |
| 代理公司： | 北京太合九思知识产权代理有限公司 11610 | 代理人： | 刘戈 |
| 地址： | 261031 山东省潍坊市高新区新城*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供一种存储单元访问控制系统、方法和设备，该系统包括：时钟偏差调节器被配置有与控制器对应的第一触发信号的延迟时间以及存储单元对应的第二触发信号的延迟时间；时钟晶振向时钟偏差调节器输出时钟信号；时钟偏差调节器的第一输出端通过第一路径与控制器连接，调节器的第二输出端通过第二路径与存储单元连接；时钟偏差调节器，用于根据第一路径延迟时间对时钟信号进行延迟处理，以在第一时刻向控制器输出第一触发信号；根据第二路径延迟时间对时钟信号进行延迟处理，以在第二时刻向存储单元输出第二触发信号。通过上述基于时钟偏移进行时钟信号调节的方案，能够有效提高对存储单元访问的效率。 | ||
| 搜索关键词： | 存储 单元 访问 控制系统 方法 设备 | ||
【主权项】：
1.一种存储单元访问控制系统，其特征在于，包括：时钟晶振、时钟偏差调节器、控制器和存储单元；所述时钟偏差调节器被配置有与所述控制器对应的第一触发信号的延迟时间以及所述存储单元对应的第二触发信号的延迟时间；所述时钟晶振向所述时钟偏差调节器输出时钟信号；所述时钟偏差调节器的第一输出端通过第一路径与所述控制器连接，所述时钟偏差调节器的第二输出端通过第二路径与所述存储单元连接；所述时钟偏差调节器，用于根据第一路径延迟时间对所述时钟信号进行延迟处理，以在第一时刻向所述控制器输出第一触发信号；根据所述第二路径延迟时间对所述时钟信号进行延迟处理，以在第二时刻向所述存储单元输出第二触发信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于潍坊歌尔微电子有限公司，未经潍坊歌尔微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810936410.5/，转载请声明来源钻瓜专利网。
