[发明专利]包含分支存储器裸芯模块的堆叠半导体装置有效
| 申请号： | 201810688532.7 | 申请日： | 2018-06-28 |
| 公开（公告）号： | CN110660805B | 公开（公告）日： | 2023-06-20 |
| 发明（设计）人： | 邱进添;S.巴加思;张聪;杨旭一;张亚舟 | 申请（专利权）人： | 西部数据技术公司 |
| 主分类号： | H10B41/35 | 分类号： | H10B41/35;H10B41/41;H10B41/20;H10B43/40;H10B43/20 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邱军 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种半导体装置，其包含一个或多个集成存储器模块。每个集成存储器模块可以包含一对半导体裸芯，其一起作为单个的、集成的闪速存储器操作。在一个示例中，第一裸芯可以包含存储器单元阵列，并且第二裸芯可以包含诸如CMOS集成电路的逻辑电路。在一个示例中，第二裸芯可以在第一裸芯的边缘处或在第一裸芯的中央部分处倒装芯片地接合到第一裸芯。多个集成存储器模块可以堆叠在衬底上以形成半导体装置。 | ||
| 搜索关键词： | 包含 分支 存储器 模块 堆叠 半导体 装置 | ||
【主权项】：
1.一种集成存储器模块，包括：/n第一半导体裸芯；/n第二半导体裸芯，所述第二半导体裸芯在所述第一半导体裸芯的主平坦表面的边缘处倒装芯片地接合到所述第一半导体裸芯的主平坦表面，以将所述第二半导体裸芯电气和物理地耦接到所述第一半导体裸芯；/n其中所述第一和第二耦接的半导体裸芯一起配置为集成闪速存储器。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西部数据技术公司，未经西部数据技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810688532.7/，转载请声明来源钻瓜专利网。
