[发明专利]包含分支存储器裸芯模块的堆叠半导体装置有效
申请号: | 201810688532.7 | 申请日: | 2018-06-28 |
公开(公告)号: | CN110660805B | 公开(公告)日: | 2023-06-20 |
发明(设计)人: | 邱进添;S.巴加思;张聪;杨旭一;张亚舟 | 申请(专利权)人: | 西部数据技术公司 |
主分类号: | H10B41/35 | 分类号: | H10B41/35;H10B41/41;H10B41/20;H10B43/40;H10B43/20 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 邱军 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 包含 分支 存储器 模块 堆叠 半导体 装置 | ||
1.一种集成存储器模块,包括:
第一半导体裸芯;
第二半导体裸芯,所述第二半导体裸芯在所述第一半导体裸芯的主平坦表面的边缘处倒装芯片地接合到所述第一半导体裸芯的主平坦表面,以将所述第二半导体裸芯电气和物理地耦接到所述第一半导体裸芯;
其中所述第一和第二耦接的半导体裸芯一起配置为集成闪速存储器;
其中所述第一半导体裸芯包括多个存储器单元;
其中所述第二半导体裸芯包括控制电路,以控制所述多个存储器单元的存取。
2.根据权利要求1所述的集成存储器模块,其中所述控制电路包括互补金属氧化物半导体集成电路。
3.根据权利要求1所述的集成存储器模块,其中所述第一半导体裸芯包括配置为引线键合所述第一半导体裸芯的多个接合垫。
4.根据权利要求1所述的集成存储器模块,其中所述第一半导体裸芯包括配置为将所述第一半导体裸芯接合到所述第二半导体裸芯的多个接合垫。
5.根据权利要求4所述的集成存储器模块,其中所述第二半导体裸芯包括配置为与所述第一半导体裸芯上的多个接合垫配合的多个凸块。
6.根据权利要求5所述的集成存储器模块,其中所述多个凸块是锥形的。
7.根据权利要求1所述的集成存储器模块,其中所述第二半导体裸芯小于所述第一半导体裸芯。
8.一种半导体装置,包括:
衬底;
固定到所述衬底的第一集成存储器模块,包括:
第一半导体裸芯,所述第一半导体裸芯包含一表面,所述表面具有与所述第一半导体裸芯的第一边缘相邻的多个接合垫,以及与所述第一边缘相邻的第二边缘,所述第一半导体裸芯包括多个存储器单元;
第二半导体裸芯,所述第二半导体裸芯在所述第二边缘处接合到所述第一半导体裸芯的所述表面,所述第二半导体裸芯包括控制电路,以控制所述多个存储器单元的存取;
其中所述第一和第二耦接的半导体裸芯一起配置为集成闪速存储器;以及
第三半导体裸芯,安装在所述第一半导体裸芯的所述表面上,与所述第二半导体裸芯相邻。
9.根据权利要求8所述的半导体装置,其中所述第三半导体裸芯相对于所述第一半导体裸芯沿着第一轴线偏移,并且其中所述第三半导体裸芯相对于所述第一半导体裸芯沿着第二轴线偏移,所述第二轴线正交于所述第一轴线。
10.根据权利要求8所述的半导体装置,其中所述第三半导体裸芯包括多个存储器单元,所述半导体装置还包括接合到所述第三半导体裸芯的表面的第四半导体裸芯,其中所述第三和第四耦接的半导体裸芯一起构成第二集成闪速存储器。
11.根据权利要求10所述的半导体装置,其中所述第四半导体裸芯倒装芯片地接合到所述第三半导体裸芯。
12.根据权利要求10所述的半导体装置,其中所述第四半导体裸芯使用硅通孔电连接到所述第三半导体裸芯。
13.根据权利要求8所述的半导体装置,还包括所述衬底上的接触垫与所述第一半导体裸芯上的裸芯接合垫之间延伸的引线键合体。
14.根据权利要求8所述的半导体装置,其中所述第一半导体裸芯上的多个接合垫包括第一多个接合垫,并且其中所述第三半导体裸芯包括第二多个接合垫。
15.根据权利要求14所述的半导体装置,其中所述第一多个接合垫引线键合到所述衬底的第一边缘上的接触垫的第一集合,并且其中所述第二多个接合垫引线键合到所述衬底的第二边缘上的接触垫的第二集合,所述衬底的第二边缘与所述衬底的第一边缘相反。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西部数据技术公司,未经西部数据技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810688532.7/1.html,转载请声明来源钻瓜专利网。