[发明专利]一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法

摘要

本发明提供一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法，涉及信息存储技术领域。包括以下方法：先将从NAND FLASH读取的数据进行CRC校验判断，区分出包含错误的flash page和不包含错误的flash page，如果flash page不包含错误，那么直接输出读取的用户信息；如果flash page包含错误，那么根据flash page的物理地址到存储器中查找相关的错误位置存储信息，并利用此信息，在从NAND FLASH读取的数据中找到对应的位置，对该位置上的值取反，纠正一部分比特错误，然后进行LDPC迭代译码，把译码后的译码序列再进行一次CRC校验判断，判别译码成功或是Block是坏块。本发明解决了现有技术中NAND FLASH纠错过程的收敛速度低，纠错性能差的技术问题。本发明有益效果为：提高NAND FLASH纠错过程的收敛速度和可靠性。

主权项

1.一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法，其特征在于，包括以下：步骤一：对从NAND FLASH读取的CRC码字进行一次CRC校验判断，区分出有和没有错误的flash page，没有错误的flash page直接输出用户数据信息；步骤二：根据错误的flash page的物理地址，再去存储器中查找相关的比特位置信息，如果找到，根据此信息，从NAND FLASH读取的LDPC码字中找到相应的位置，并对该位置上的值进行取反，得到一个纠正部分错误的码字，进行LDPC迭代译码，如果找不到，把从NAND FLASH读取的LDPC码字直接作为LDPC迭代译码算法的输入数据，进行LDPC迭代译码；步骤三：把译码后的译码序列再进行一次CRC校验判断，如果CRC值为0，则直接输出用户数据信息，并以该信息为参考，再从NAND FLASH读取的数据信息中找出不同于参考数据的比特位置，并把这些位置信息存储在SRAM中，更新SRAM中错误位置信息，如果CRC译码结果不为0，则译码失败。