[发明专利]一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法

说明书

本发明提供一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法，涉及信息存储技术领域。包括以下方法：先将从NAND FLASH读取的数据进行CRC校验判断，区分出包含错误的flash page和不包含错误的flash page，如果flash page不包含错误，那么直接输出读取的用户信息；如果flash page包含错误，那么根据flash page的物理地址到存储器中查找相关的错误位置存储信息，并利用此信息，在从NAND FLASH读取的数据中找到对应的位置，对该位置上的值取反，纠正一部分比特错误，然后进行LDPC迭代译码，把译码后的译码序列再进行一次CRC校验判断，判别译码成功或是Block是坏块。本发明解决了现有技术中NAND FLASH纠错过程的收敛速度低，纠错性能差的技术问题。本发明有益效果为：提高NAND FLASH纠错过程的收敛速度和可靠性。

技术领域

本发明涉及信息存储技术领域，尤其是涉及一种对NAND FLASH存储器差错控制的方法。

背景技术

在NAND FLASH的实际运用中，随着NAND FLASH读取数据次数、P/E循环次数的 增加，以及NAND FLASH放置时间的延长，NAND FLASH中存储数据的错误概率也随之增 加。为了保证存储数据的可靠性，通常的方法是采用纠错编码来纠正存储过程中产生的错误。 在纠错码领域中最常用的纠错码是低密度奇偶检验码(Low Density Parity Check Code，LDPC)。传统的纠错过程是把读取的数据直接经过LDPC迭代译码来实现纠错。事实上，在NAND FLASH的实际运用中数据存储产生错误的比例较小，有些flash page甚至不存在错误。 如果读取的存储数据中不存在错误，对没有错误的数据进行译码是没有意义的，即使读取的 存储数据存在错误，对错误的数据直接进行LDPC迭代译码，迭代译码的次数会较多，甚至 会导致迭代译码失败。所以，将读取的数据直接进行LDPC迭代译码，这样的做法不仅会降 低NAND FLASH纠错过程的收敛速度甚至会影响纠错性能。中国专利申请公布号CN103218271A，申请公布日2013年07月24日，名称为“一种数据纠错方法及装置”的发 明专利申请文件，公开了一种NAND Flash中读取的数据进行纠错的方法和装置。方法包括： 从存储器中读取被请求的数据及所述被请求数据的N种校验数据；其中，N为大于1的正整 数，且N种校验数据能够纠错的数据位数不同；按照N种校验数据的纠错位数由少到多的顺 序，依次采用不同种的校验数据对被请求的数据进行纠错，直到采用N种校验数据中的一种 校验数据对被请求的数据完成纠错，或直到采用纠错位数最多的校验数据对被请求的数据纠错失败。该方法需要生成N种校验数据，并且这N种校验数据都需要存储在NAND FLASH 中，但不是每一种数据都会被使用，这样会造成NAND FLASH存储空间的浪费；除此而外， 该方法需要进行多次校验，从而降低了NAND FLASH纠错过程的收敛速度。

发明内容

为了解决现有技术中NAND FLASH纠错过程的收敛速度低，纠错性能差的技术问题， 本发明提供一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法，用于提高NAND FLASH纠错过程的收敛速度和可靠性。