[发明专利]一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法在审
| 申请号： | 201810558789.0 | 申请日： | 2018-06-01 |
| 公开（公告）号： | CN108958963A | 公开（公告）日： | 2018-12-07 |
| 发明（设计）人： | 郭锐;陈康妮;吴颖婕 | 申请（专利权）人： | 杭州电子科技大学 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10 |
| 代理公司： | 杭州杭诚专利事务所有限公司 33109 | 代理人： | 尉伟敏 |
| 地址： | 310018 浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 循环冗余校验码 差错控制 纠错过程 译码 收敛 信息存储技术 存储信息 错误位置 纠错性能 输出读取 物理地址 译码成功 译码序列 用户信息 存储器 坏块 取反 查找 纠正 | ||
1.一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法，其特征在于，包括以下：步骤一：对从NAND FLASH读取的CRC码字进行一次CRC校验判断，区分出有和没有错误的flash page，没有错误的flash page直接输出用户数据信息；步骤二：根据错误的flashpage的物理地址，再去存储器中查找相关的比特位置信息，如果找到，根据此信息，从NANDFLASH读取的LDPC码字中找到相应的位置，并对该位置上的值进行取反，得到一个纠正部分错误的码字，进行LDPC迭代译码，如果找不到，把从NAND FLASH读取的LDPC码字直接作为LDPC迭代译码算法的输入数据，进行LDPC迭代译码；步骤三：把译码后的译码序列再进行一次CRC校验判断，如果CRC值为0，则直接输出用户数据信息，并以该信息为参考，再从NANDFLASH读取的数据信息中找出不同于参考数据的比特位置，并把这些位置信息存储在SRAM中，更新SRAM中错误位置信息，如果CRC译码结果不为0，则译码失败。
2.根据权利要求1所述的一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法，其特征在于：步骤一中，将用户信息分别经过CRC编码器和LDPC编码器，分别得到CRC校验位信息和LDPC校验位信息，用户信息和两个校验信息组成总长度的码字写入NANDFLASH，从NAND FLASH中读取用户信息和CRC校验位，组成CRC码字，进行CRC译码。
3.根据权利要求1所述的一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法，其特征在于：步骤一中，从NAND FLASH中读取用户信息和LDPC校验位，组成LDPC码字。
4.根据权利要求1所述的一种基于LDPC和循环冗余校验码的NAND FLASH差错控制方法，其特征在于：步骤三中，当CRC译码结果不为0时，此时有两种可能性，一种是LDPC迭代译码的过程中已经达到了最大的迭代次数，另一种是这个Block损坏。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学，未经杭州电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810558789.0/1.html，转载请声明来源钻瓜专利网。
