[发明专利]一种基于相位补偿的精密数字延时同步方法在审
| 申请号： | 201810445780.9 | 申请日： | 2018-05-11 |
| 公开（公告）号： | CN108599743A | 公开（公告）日： | 2018-09-28 |
| 发明（设计）人： | 康龙飞;代刚;叶超;王传伟;李洪涛;谢敏;贾兴;龙燕;黄斌;欧阳艳晶;齐卓筠;李学华;任丹 | 申请（专利权）人： | 中国工程物理研究院流体物理研究所 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135 |
| 代理公司： | 成都天既明专利代理事务所(特殊普通合伙) 51259 | 代理人： | 李钦 |
| 地址： | 621000 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于相位补偿的精密数字延时同步方法，在一片FPGA中利用基于FPGA进位链的TDC测量外触发与本地时钟的相位关系，采用粗计数结合细延时，融合外触发与本地时钟的相位关系及预置延时参数进行计算，得到相应的粗计数值和细延时级数，在外触发信号与本地时钟不同步的情况下，对其相位进行补偿，实现数字延时同步机外触发抖动小于100ps，延时精度100ps；本发明在外触发信号与本地时钟不同步的情况下，对其相位进行补偿，有效降低了延时同步机的触发误差；利用IODELAY资源进行细延时处理，大大地提高了延时分辨率。所有的TDC电路、计算控制电路及延时电路等都集成在一片FPGA中，电路简单可靠，集成度高，功耗小。 | ||
| 搜索关键词： | 外触发 细延时 精密数字延时同步 外触发信号 相位补偿 相位关系 延时 电路 数字延时同步机 计算控制电路 延时同步机 延时参数 延时电路 集成度 进位链 分辨率 抖动 触发 功耗 预置 融合 | ||
【主权项】：
1.一种基于相位补偿的精密数字延时同步方法,其特征所述方法在一片FPGA中实现，利用基于FPGA进位链的TDC测量外触发与本地时钟的相位关系，采用粗计数结合细延时，融合外触发与本地时钟的相位关系及预置延时参数进行计算，得到相应的粗计数值和细延时级数，利用FPGA计数器实现大动态范围的粗延时，利用FPGA的IODELAY资源实现高精度的细延时，在外触发信号与本地时钟不同步的情况下，对其相位进行补偿，实现数字延时同步机外触发抖动小于100ps，延时精度100ps。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国工程物理研究院流体物理研究所，未经中国工程物理研究院流体物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810445780.9/，转载请声明来源钻瓜专利网。
