[发明专利]适用于NAND闪存的LDPC译码方法

摘要

本发明公开一种适用于NAND闪存的LDPC译码方法，引入新的判断变量En，在不显著增加计算量的基础上，获得了优于比特翻转算法的性能。针对NAND闪存电路，新纠错算法还有以下优点：逻辑复杂度低，编程电路简单；仅需实数运算，无浮点运算或乘除运算，运算功耗小；适用于并行结构，运算时延低；翻转阈值可调，通过调整阈值，可实现时延和纠错性能的动态平衡。

主权项

1.适用于NAND闪存的LDPC译码方法，其特征在于：包括以下步骤：S01）、设LDPC码的码长为N、信息位长为K，其校验矩阵Hmn为 M ×N 的稀疏矩阵 [hmn ]，M、N、K为大于0的正整数，0≤m≤M‑1, 0≤n≤N‑1，Hmn的每列有γ个1，每行有ρ个1，γ、ρ为大于或者等于0的整数，校验矩阵的大小为M*N，每行用h0, h1, ……, hM‑1表示，其中hj = ( hj，0, hj，1, ……, hj（N‑1）)，0≤j < M；将参与第m个校验方程的比特的集合即校验矩阵 Hmn第m 行的1所在的列的集合记为 N(m)={n：hmn = 1}；将第 n个比特参与的校验方程的集合即校验矩阵 Hmn第 n 列的1所在的行的集合记为M(n)={m：hmn = 1}；读取码字序列c = [c0, c1, …, cN‑1]，该码字序列经过调制后得到得到信道输出序列r =[r0, r1,…, rN‑1]，根据序列 r 进行判决得到二进制硬判决序列z = [z0, z1,…,zN‑1]，序列z的码元比特zn为：，0≤n≤N −1；S02）、初始化最大迭代数CNT，S03）、判断最大迭代数是否小于零，如果是，则返回译码失败，结束译码；否则进入一下步骤；S04)、根据硬判决序列 z 计算校正因子s = [s₀, s₁, s₂,…..s_M‑1]，，S05）、判断校正因子是否为零，如果校正因子为零，则译码成功，结束译码，否则进入下一步；S06）、对序列z中的每一个码元比特zn，计算其参与的不满足校验方程的个数fn，并求得fn的最大值max_fn ，其中；S07）、对不满足校验方程个数最大的码元比特zn，计算zn的错误比特判决标准En ，；S08）、对不满足校验方程个数最大的码元比特zn，如果其错误比特判决标准En大于阈值T，翻转对应的码元比特zn；S09）、迭代次数减一，重复步骤S03‑S08。