[发明专利]适用于NAND闪存的LDPC译码方法

说明书

本发明公开一种适用于NAND闪存的LDPC译码方法，引入新的判断变量En，在不显著增加计算量的基础上，获得了优于比特翻转算法的性能。针对NAND闪存电路，新纠错算法还有以下优点：逻辑复杂度低，编程电路简单；仅需实数运算，无浮点运算或乘除运算，运算功耗小；适用于并行结构，运算时延低；翻转阈值可调，通过调整阈值，可实现时延和纠错性能的动态平衡。

技术领域

本发明涉及一种LDPC译码方法，具体的说，是一种适用于NAND闪存的LDPC译码方法。

背景技术

随着微电子工艺的不断发展，NAND 闪存的存储密度大幅度增加导致误码率急剧升高，传统的纠错码架构已经不能满足NAND 闪存的纠错需求。低密度奇偶校验码(Low-Density- Parity- Check Code, LDPC)因其接近香农限的优良性能和低译码复杂度近年来引起人们的大量研究，已被 802.16e、DVBS2、数字广播电视等数字通信系统相继采用。近几年来LDPC码也开始被学者们探讨在 NAND 闪存上作为纠错码应用，期望能降低 NAND 闪存不断增大的数据误码率，保障数据的可靠性。NAND 闪存的数据误码率不断提高，数据传输速度也越来越快，因此构造适用于 NAND 闪存的高性能 LDPC 码，设计高速 LDPC码编码算法对 NAND 闪存的未来进一步发展具有十分重大的价值。但 NAND 闪存所具有的误码率高、冗余空间小、数据传输速度快等特点，使得 LDPC 码在 NAND 闪存上应用时存在较大的困难，需要进一步研究高码率且性能优良的 LDPC 码构造法，以及设计低编码时延的高速译码算法。

LDPC 码的迭代译码算法大致可分为两种：一种是硬判决算法，一种是软判决算法。硬判决比特翻转（BF）算法在迭代过程中传递的是二进制硬信息，而软判决算法在迭代过程中传递的是与概率相关的实数软信息。硬判决算法操作简单，易于硬件实现，但是性能较差；软判决算法性能较好，但实现复杂度较高。Y. Kou等提出了一种加权比特翻转（WBF）算法，获得了性能与复杂度之间的良好折衷，在实时性要求较高的通信系统中得到广泛应用。在每轮迭代中，WBF 算法利用信道输出序列的软信息对每个变量节点按某种方法计算其可靠性，将可靠性最小的变量节点进行翻转，WBF 算法在性能上优于硬判决 BF 译码算法，如各种改进的加权比特翻转算法，WBF，MWBF，GBBF，IMWBF，RRWBF 以及 SMWBF 等算法进一步提高了译码性能，但译码复杂度均有所增加。

NAND闪存所用LDPC码的特点为：

1、误码率高、冗余空间小。NAND闪存LDPC码率一般90%左右，远高于数字通信系统所有LDPC。纠错率逼近LDPC纠错理论值，对译码算法性能要求高。

2、校正矩阵列重γ小。γ一般为4或5，所以比特翻转算法对小列重校正矩阵译码性能较低.

3、硬译码为二进制硬信息（0，1）。而一般比特翻转的改进算法，需借助接收比特的可靠度信息等软信息，在NAND闪存系统中无法获得。

4、要求时延短，译码需具有并行结构。

5、要求功耗低，计算复杂度低。

因此需要研究一种适用于NAND闪存的LDPC译码方法。

发明内容

本发明要解决的技术问题是提供一种适用于NAND闪存的LDPC译码方法，引入错误比特判决标准En，在不显著增加计算量的基础上，获得了优于比特翻转算法的性能。

为了解决所述技术问题，本发明采用的技术方案是：适用于NAND闪存的LDPC译码方法，包括以下步骤：