[发明专利]一种海量信息处理器的应用验证系统及其验证方法

摘要

一种海量信息处理器的应用验证系统及其验证方法，验证系统包括与1601P互联的FPGA，采用1601P与FPGA互联的方式，通过高速接插件将两个器件的部分RapidIO通道引出，实现对4路4X RapidIO不同工作模式的应用和验证。在1601P应用验证中使用DDR2+SDRAM和DDR3+SDRAM，完成接口兼容DDR2/DDR3的应用验证。1601P上集成了PIU与EMIF功能管脚，PIU与EMIF功能管脚分别连接FPGA和PROM，在FPGA中设计主控处理器，实现PIU功能的验证；EMIF接口连接FLASH，进行FLASH及EDAC功能验证，最大程度发挥了应用验证系统的功能。

主权项

1.一种海量信息处理器的应用验证系统，其特征在于：包括与1601P互联的FPGA，FPGA的RapidIO Bank与1601P的RapidIO互联，通过时钟模块分别为1601P和FPGA提供差分时钟，配置FPGA的1X或4X工作模式使之与1601P的RapidIO相匹配，实现1601P的4X RapidIO设计功能验证；1601P的4X RapidIO还与FPGA的4X RapidIO Bank通过高速接插件引出，通过高速线缆实现1601P与FPGA的RapidIO 1X/4X兼容的板间自联和互联应用验证；1601P上设有同时兼容DDR2+SDRAM和DDR3+SDRAM的两个DDR接口，DDR3+SDRAM接口集成在片上网络上，该DDR接口上外接3片DDR3+SDRAM存储器，按照DDR3的拓扑结构进行布局与布线，DDR2+SDRAM接口集成在PPC核上，通过PPC核连接在片上网络上，该DDR接口上外接3片DDR2+SDRAM存储器，并按DDR2的拓扑结构进行布局与布线；所述的1601P上集成了PIU与EMIF功能管脚，PIU与EMIF功能管脚分别连接FPGA和PROM，FPGA中设计有主控处理器，主控处理器通过PIU接口访问和控制1601P，1601P的EMIF功能管脚读写PROM，实现对PIU设计功能及EMIF设计功能的应用验证。