[发明专利]选择性沉积用于互连的WCN阻挡/粘附层在审
| 申请号： | 201810297865.7 | 申请日： | 2018-03-30 |
| 公开（公告）号： | CN108735577A | 公开（公告）日： | 2018-11-02 |
| 发明（设计）人： | 罗郑硕;梅加·拉索德;黎照健;拉什纳·胡马雍 | 申请（专利权）人： | 朗姆研究公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 樊英如;陈丽 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及选择性沉积用于互连的WCN阻挡/粘附层。提供了形成互连(例如钴(Co)互连或钌(Ru)互连)的扩散阻挡层和粘附层的方法。该方法涉及在包括Co表面的特征的氧化物表面上选择性沉积碳氮化钨(WCN)膜。WCN在氧化物上的选择性生长允许在诸如Co‑Co界面或Co‑Ru界面之类的界面处的接触电阻的显著减小，同时在侧壁氧化物表面上保持良好的膜覆盖性、粘附性和/或阻隔性。 | ||
| 搜索关键词： | 互连 选择性沉积 粘附层 氧化物表面 阻挡 扩散阻挡层 选择性生长 接触电阻 界面处 膜覆盖 碳氮化 粘附性 阻隔性 氧化物 侧壁 减小 | ||
【主权项】：
1.一种方法，其包括：提供包括特征的衬底，所述特征具有特征底部和特征侧壁，其中所述特征底部包括钴表面，并且所述特征侧壁包括氧化硅或氮化硅表面；以及执行原子层沉积(ALD)工艺的多个循环以沉积碳氮化钨(WCN)膜以作为所述特征侧壁的衬里，其中在所述特征侧壁的所述氧化硅或氮化硅表面上的所述WCN膜的厚度至少为所述特征底部的所述钴表面上的所述WCN膜的厚度的两倍。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于朗姆研究公司，未经朗姆研究公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810297865.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及其形成方法
- 下一篇：SiC晶片的生成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
