[发明专利]一种倍频器、数字锁相环电路以及倍频方法有效
| 申请号： | 201810278768.3 | 申请日： | 2018-03-31 |
| 公开（公告）号： | CN110324037B | 公开（公告）日： | 2021-08-20 |
| 发明（设计）人： | 高鹏 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/099;H03K3/017;H03B19/00 |
| 代理公司： | 北京同达信恒知识产权代理有限公司 11291 | 代理人： | 冯艳莲 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种倍频器、数字锁相环电路以及倍频方法，其中倍频器包括：时钟控制器，用于接收所述数字锁相环电路中时间数字转换器的输出信号，并根据所述输出信号的占空比误差生成控制信号；时钟校准电路，用于接收参考时钟信号，并利用所述控制信号对所述参考时钟信号的占空比进行校准，输出校准时钟信号；时钟倍频器，用于接收所述校准时钟信号，并将所述校准时钟信号的频率成倍增加后输出至所述时间数字转换器。 | ||
| 搜索关键词： | 一种 倍频器 数字 锁相环 电路 以及 倍频 方法 | ||
【主权项】：
1.一种倍频器，应用于数字锁相环电路，其特征在于，包括：时钟控制器，用于接收所述数字锁相环电路中时间数字转换器的输出信号，并根据所述输出信号的占空比误差生成控制信号；时钟校准电路，用于接收参考时钟信号，并利用所述控制信号对所述参考时钟信号的占空比进行校准，输出校准时钟信号；时钟倍频器，用于接收所述校准时钟信号，并将所述校准时钟信号的频率成倍增加后输出至所述时间数字转换器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810278768.3/，转载请声明来源钻瓜专利网。
- 上一篇：时钟及数据恢复电路
- 下一篇：使用锁相环来快速建立斜坡生成
