[发明专利]一种倍频器、数字锁相环电路以及倍频方法

说明书

一种倍频器、数字锁相环电路以及倍频方法，其中倍频器包括：时钟控制器，用于接收所述数字锁相环电路中时间数字转换器的输出信号，并根据所述输出信号的占空比误差生成控制信号；时钟校准电路，用于接收参考时钟信号，并利用所述控制信号对所述参考时钟信号的占空比进行校准，输出校准时钟信号；时钟倍频器，用于接收所述校准时钟信号，并将所述校准时钟信号的频率成倍增加后输出至所述时间数字转换器。

技术领域

本申请涉及通信技术领域，尤其涉及一种倍频器、数字锁相环电路以及倍频方法。

背景技术

在无线射频收发信机中，广泛采用基于锁相环(Phase-Locked Loop，PLL)结构的频率综合器来产生本地振荡信号(Local Oscillator，LO)，以便完成信号的频率搬移操作。本振信号的相位噪声，直接影响通信信号的质量，进而影响吞吐率。现有技术中，主要是通过提高锁相环的参考时钟的频率的方法，提升锁相环的相位噪声性能。理想情况下，参考时钟信号与倍频后的倍频信号之间的时序关系可以如图1所示。参考时钟信号CLK_REF，倍频后的倍频信号为CLK_REF2X，倍频信号的频率为参考时钟信号的频率的两倍，CLK_REF2X的周期T_REF2X只有CLK_REF的周期T_REF的一半。

然而，现有技术中的时钟倍频电路的输出信号的质量，强烈依赖于输入的参考时钟信号的占空比。当输入的参考时钟信号的占空比不是50％时，时钟倍频电路的输出信号CLK_REF2X中相邻的两个时钟周期就会交替变化，具体可以参考图2所示。图2中，CLK_REF2X中相邻的两个时钟周期分别为T_R2A和T_R2B，T_R2A小于T_R2B。这种交替变化的时钟周期，相当于是在参考时钟信号上引入了一个高频的调频信号，会使得锁相环电路的输出信号上出现杂散信号，从而导致射频通信系统的性能恶化。

因此，如何校准参考时钟信号的占空比，是一个亟待解决的问题。

发明内容

本申请实施例提供一种倍频器、数字锁相环电路以及倍频方法，用以校准参考时钟信号的占空比。

本申请实施例提供一种倍频器，应用于数字锁相环电路，包括：时钟控制器，用于接收该数字锁相环电路中时间数字转换器的输出信号，并根据该输出信号的占空比误差生成控制信号；时钟校准电路，用于接收参考时钟信号，并利用该控制信号对该参考时钟信号的占空比进行校准，输出校准时钟信号；时钟倍频器，用于接收该校准时钟信号，并将该校准时钟信号的频率成倍增加后输出至该时间数字转换器。

上述方案中，由于时间数字转换器的输出信号可以指示参考时钟信号的占空比与理想占空比的差值，从而可以通过该输出信号确定出反映参考时钟信号的占空比误差。因此，根据占空比误差生成的控制信号，可以准确的校准参考时钟信号的占空比，使得校准后的参考时钟信号的占空比趋于理想占空比，从而实现校准参考时钟信号的占空比。

一种可选地实施方式中，该时钟控制器具体用于：根据该输出信号中相邻两个离散点信号的差值确定该占空比误差，并对该占空比误差进行积分运算得到该控制信号。

一种可选地实施方式中，该时钟控制器包括差分器：该差分器，用于接收该输出信号，并将该输出信号的第k个离散点信号的值与该输出信号的第k-1个离散点信号的值的差值作为该占空比误差的第k个离散点信号的值，k为自然数且k≥1。

一种可选地实施方式中，该时钟控制器还包括抽样器以及积分器：该抽样器，用于从该占空比误差中每隔P个离散点信号抽样一个离散点信号，获得抽样信号，P等于2n，n为大于0的整数；该积分器，用于对该抽样信号进行积分运算，获得该控制信号。

上述方案中，通过对占空比误差进行抽样，可以减少计算控制信号所使用的离散点信号的数量，从而减少运算复杂度，提高运算效率。