[发明专利]一种制备小尺寸高质量MRAM元件的方法有效
申请号: | 201810164166.5 | 申请日: | 2018-02-27 |
公开(公告)号: | CN110197873B | 公开(公告)日: | 2023-04-25 |
发明(设计)人: | 郭一民;肖荣福;陈峻;麻榆阳 | 申请(专利权)人: | 上海磁宇信息科技有限公司 |
主分类号: | H10N50/01 | 分类号: | H10N50/01;H10N50/10 |
代理公司: | 上海容慧专利代理事务所(普通合伙) 31287 | 代理人: | 于晓菁 |
地址: | 201800 上海*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明是一种制备小尺寸MRAM元件的方法,其在半导体晶片上构建尽可能靠近相关通孔的MTJ,该通孔连接相关电路。本发明提供了一种在膜沉积过程中底电极表面平坦化的工艺方案,确保获得原子级平滑度而非粗糙的MTJ多层膜沉积,该MTJ多层膜尽可能靠近相关通孔。该平坦化方案首先在底电极沉积的中间沉积薄的非晶态导电多层薄膜,从而阻止底电极材料的连续性晶态生长,为表面原子扩散降低势垒,使其从高点移动到低扭折。通过此平坦化方案,不仅MRAM器件可以做得非常小,并且也大大提高了器件的性能与磁稳定性。 | ||
搜索关键词: | 一种 制备 尺寸 质量 mram 元件 方法 | ||
【主权项】:
1.一种制备MRAM元件的方法,其特征在于,在半导体晶片中的通孔上制备底电极种子层,所述通孔连接读/写/控制电路,在所述底电极种子层上制备底电极导电层,并在所述底电极导电层上制备磁性隧道结,其中制备所述底电极导电层包括以下步骤:步骤一、制备导电子层一;步骤二、在所述导电子层一上制备复合层,所述复合层为非晶态结构层,包括三层,第一层为非晶态合金CoFeB或NiCr、NiFeCr,第二层为Ta、W、Zr、Hf、Nb、Mo、Ni、Cr、Fe或它们的合金,第三层为非晶态合金CoFeB或NiCr、NiFeCr,用以破坏主导电材料构成的导电子层一的晶粒生长,从而使后续沉积的膜表面平滑;步骤三、在所述非晶态的复合层上制备导电子层一。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司,未经上海磁宇信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810164166.5/,转载请声明来源钻瓜专利网。