[发明专利]一种晶圆级封装中形成导电插塞的方法及晶圆级封装结构在审
| 申请号： | 201810069676.4 | 申请日： | 2018-01-24 |
| 公开（公告）号： | CN108336019A | 公开（公告）日： | 2018-07-27 |
| 发明（设计）人： | 刘孟彬 | 申请（专利权）人： | 中芯集成电路（宁波）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/48 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 高伟;张建 |
| 地址： | 315800 浙江省宁波*** | 国省代码： | 浙江;33 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供一种晶圆级封装中形成导电插塞的方法及晶圆级封装结构，该方法包括：提供第一晶圆，所述第一晶圆上形成有多个第一芯片，所述第一晶圆的正面或背面通过芯片连接薄膜粘贴有多个第二芯片；在所述第一晶圆的与粘贴有多个所述第二芯片的一面相背的另一面上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜依次刻蚀所述第一晶圆和所述芯片连接薄膜，以形成贯穿所述第一晶圆和所述芯片连接薄膜的通孔；以导电材料填充所述通孔形成导电插塞。该晶圆级封装中形成导电插塞的方法可以实现更好的电性连接。该晶圆级封装结构具有类似的优点。 | ||
| 搜索关键词： | 晶圆 导电插塞 晶圆级封装结构 芯片连接 芯片 图形化 掩膜层 通孔 种晶 薄膜 封装 导电材料填充 晶圆级封装 薄膜粘贴 电性连接 刻蚀 相背 掩膜 粘贴 背面 贯穿 | ||
【主权项】：
1.一种晶圆级封装中形成导电插塞的方法，其特征在于，包括：提供第一晶圆，所述第一晶圆上形成有多个第一芯片，所述第一晶圆的正面或背面通过芯片连接薄膜粘贴有多个第二芯片；在所述第一晶圆的与粘贴有多个所述第二芯片的一面相背的另一面上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜依次刻蚀所述第一晶圆和所述芯片连接薄膜，以形成贯穿所述第一晶圆和所述芯片连接薄膜的通孔；以导电材料填充所述通孔形成导电插塞，以实现与所述第二芯片的电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯集成电路（宁波）有限公司，未经中芯集成电路（宁波）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810069676.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
