[发明专利]一种计算机内存卡保护装置在审
| 申请号： | 201810058067.9 | 申请日： | 2018-01-22 |
| 公开（公告）号： | CN110070897A | 公开（公告）日： | 2019-07-30 |
| 发明（设计）人： | 丛超 | 申请（专利权）人： | 长春市学长在线科技有限公司 |
| 主分类号： | G11C5/06 | 分类号： | G11C5/06;H01R13/52 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 130000 吉林省长春市高新开发*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种计算机内存卡保护装置，包括内存卡主体、插板、保护板、防尘网和固定装置，所述内存卡主体前后表面上设有若干矩形凸起，所述内存卡主体下端设有插板，本发明通过将内存卡主体上下及左右方向的保护板设置为双层板，可调节其纵向宽度，即可保护单一内存卡，也可连带保护附近的内存卡，增加了其实用性，同时，内存卡主体前后方的保护板伸至插卡下端，利用固定装置固定于内存卡插槽外侧，能够起到保护插槽的效果，避免因插槽受灰尘污染，而造成的内存运行不稳定，甚至短路现象，进一步保障了内存卡的有效工作。 | ||
| 搜索关键词： | 内存卡 保护板 计算机内存 固定装置 卡保护 插板 插槽 下端 内存卡插槽 单一内存 短路现象 灰尘污染 矩形凸起 防尘网 可调节 双层板 插卡 连带 内存 | ||
【主权项】：
1.一种计算机内存卡保护装置，包括内存卡主体（1）、插板（3）、保护板（5）、防尘网（6）和固定装置（7），其特征在于，所述内存卡主体（1）前后表面上设有若干矩形凸起（2），所述内存卡主体（1）下端设有插板（3），该插板（3）与内存卡主体（1）为整体设置，所述内存卡主体（1）外侧套有由保护板（5）组成的保护罩，所述保护板（5）由内至外依次为屏蔽金属层（9）和绝缘层（8），所述内存卡主体（1）前、后面的保护板（5）上设有相对应于矩形凸起（2）的透气孔（4），所述透气孔（4）上设置有防尘网（6），所述内存卡主体（1）前、后面的保护板（5）底部左右两侧均还设有固定装置（7）。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长春市学长在线科技有限公司，未经长春市学长在线科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810058067.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种可爆破销毁的单芯片固态硬盘-201920451362.0
- 金瑞;张欢 - 上海威固信息技术股份有限公司
- 2019-04-04 - 2019-11-12 - G11C5/06
- 本实用新型提供了一种可爆破销毁的单芯片固态硬盘，包括主控芯片、存储芯片，内部集成了微型硅基雷管及相关触发电路，可由上位机控制内部主控芯片触发，或由独立外部接口触发引爆，实现物理爆破，炸毁NAND Flash存储芯片及其中的所有数据。通过本实用新型，可以使得固态硬盘中的数据销毁的更为彻底和安全；内部可选集成雷管爆破触发控制芯片，可以通过程序实现多样化的爆破触发控制，使用更为灵活方便，可适应多种不同的应用场合。
- 三维存储器结构及其制造方法-201510104701.4
- 胡志玮;叶腾豪 - 旺宏电子股份有限公司
- 2015-03-10 - 2019-09-24 - G11C5/06
- 本发明公开了一种三维存储器结构及其制造方法。此种三维存储器结构包括多个串行、多条第一导线、多条第二导线及多条第三导线。串行平行配置。第一导线配置于串行之上。第一导线的中央部分垂直于串行。第二导线配置于第一导线之上。第二导线连接第一导线的其中一半的末端部分。第三导线配置于第二导线之上。第三导线连接第一导线的另一半的末端部分。
- 高带宽存储器设备和具有该设备的系统设备-201910169891.6
- 李俊揆;吴凛;金基兴;吴文熙 - 三星电子株式会社
- 2019-03-06 - 2019-09-20 - G11C5/06
- 根据一些实施例，一种高带宽存储器设备包括基管芯和多个存储器管芯，该多个存储器管芯堆叠在基管芯上并通过多个基板通孔电连接到基管芯。基管芯包括：多个第一输入缓冲器，被构造为从连接到基管芯外部的多个第一凸块接收通道时钟信号、通道命令/地址和通道数据；多个第二输入缓冲器，被构造为从连接到基管芯外部的多个第二凸块接收测试时钟信号、测试命令/地址和测试数据；监测单元；多个第一输出缓冲器，连接到监测单元并被构造为将来自监测单元的监测数据输出到多个第二凸块；以及从多个第一输入缓冲器到监测单元的多条路径。
- 一种计算机内存卡保护装置-201810058067.9
- 丛超 - 长春市学长在线科技有限公司
- 2018-01-22 - 2019-07-30 - G11C5/06
- 本发明涉及一种计算机内存卡保护装置，包括内存卡主体、插板、保护板、防尘网和固定装置，所述内存卡主体前后表面上设有若干矩形凸起，所述内存卡主体下端设有插板，本发明通过将内存卡主体上下及左右方向的保护板设置为双层板，可调节其纵向宽度，即可保护单一内存卡，也可连带保护附近的内存卡，增加了其实用性，同时，内存卡主体前后方的保护板伸至插卡下端，利用固定装置固定于内存卡插槽外侧，能够起到保护插槽的效果，避免因插槽受灰尘污染，而造成的内存运行不稳定，甚至短路现象，进一步保障了内存卡的有效工作。
- 包括异构易失性存储器芯片的存储设备和电子设备-201811607749.7
- 李祯培;金光贤;姜相圭;金度均;金东民;安智贤 - 三星电子株式会社
- 2018-12-27 - 2019-07-23 - G11C5/06
- 一种存储设备包括：第一易失性存储器芯片，包括存储第一数据的第一易失性存储单元阵列并且在第一带宽接收或输出第一数据；以及第二易失性存储器芯片，包括存储第二数据的第二易失性存储单元阵列并且在不同于第一带宽的第二带宽接收或输出第二数据。
- 静态随机存取存储器(SRAM)位单元以及相关方法-201580064179.X
- N·N·莫江德;S·S·宋;Z·王;K·利姆;C·F·耶普 - 高通股份有限公司
- 2015-11-16 - 2019-07-23 - G11C5/06
- 公开了用于增强性能的具有在分开的金属层上的字线的静态随机存取存储器(SRAM)位单元。在一个方面，公开了一种SRAM位单元，其采用第二金属层中的写字线、第三金属层中的第一读字线、以及第四金属层中的第二读字线。采用在分开的金属层中的字线允许字线具有增大的宽度，这会减小字线电阻，减少访问时间，并且增强SRAM位单元的性能。为了采用在分开的金属层中的字线，第一金属层中的多个迹线被采用。为了将读字线耦合至这些迹线以与SRAM位单元晶体管通信，着陆焊盘被布置在第一金属层中所布置的对应迹线上。与写字线相对应的着陆焊盘被置于第一金属层中所布置的对应迹线上。
- 一种可爆破销毁的单芯片固态硬盘-201910273981.X
- 金瑞;张欢 - 上海威固信息技术股份有限公司
- 2019-04-04 - 2019-07-09 - G11C5/06
- 本发明提供了一种可爆破销毁的单芯片固态硬盘，包括主控芯片、存储芯片，内部集成了微型硅基雷管及相关触发电路，可由上位机控制内部主控芯片触发，或由独立外部接口触发引爆，实现物理爆破，炸毁NAND Flash存储芯片及其中的所有数据。通过本发明，可以使得固态硬盘中的数据销毁的更为彻底和安全；内部可选集成雷管爆破触发控制芯片，可以通过程序实现多样化的爆破触发控制，使用更为灵活方便，可适应多种不同的应用场合。
- 一种共享电阻器的多芯片计算机存储设备-201910205603.8
- 濮必得;殷和国;赵修金 - 济南德欧雅安全技术有限公司
- 2019-03-19 - 2019-06-14 - G11C5/06
- 本发明提供了一种共享电阻器的多芯片计算机存储设备，包括：一个以上的同步动态随机存取存储器芯片，以及用于安装存储器芯片的封装，所述存储器芯片具有用于向存储器芯片和从存储器芯片传导电信号的互联端子，所述封装具有至少一个ZQ外部连接器和至少一个JEDEC定义的外部CS信号；其中，至少两个同步动态随机存取存储器芯片同时处于激活状态，并且其中至少两个同时处于激活状态的存储器芯片共享相互的CS信号以及相互的ZQ信号；所述ZQ信号连接到外部精密电阻器RP。本发明解决了在多个芯片同时激活时，共享电阻器阻值过大导致速度以及信号完整性受影响的问题，实现多存储器芯片设计方案下的电阻器阻值优化，提高信号完整性以及信号传输速度。
- 半导体器件-201410843146.2
- 郑湖炖 - 爱思开海力士有限公司
- 2014-12-30 - 2019-06-07 - G11C5/06
- 本发明涉及一种半导体器件，其包括：封装接口，其包括设置在其第一侧上的N个第一组数据焊球、设置在其第二侧上的N个第二组数据焊球和设置在所述第一侧和所述第二侧之间的M个命令/地址焊球；第一半导体芯片，其在所述封装接口之上堆叠在所述第一侧上，并且包括2N个第一组数据焊盘和M个第一命令/地址焊盘；以及第二半导体芯片，其在所述封装接口之上堆叠在所述第二侧上，并且包括2N个第二组数据焊盘和M个第二命令/地址焊盘。
- 应用于存储器系统的电路与相关方法-201810239179.4
- 邱致嘉;吴瑞北;吴亭莹;王文山;周格至 - 瑞昱半导体股份有限公司
- 2018-03-22 - 2019-04-02 - G11C5/06
- 一种应用于一存储器系统的电路，该系统包含多个存储器。该电路包含多个串联连接的连接线，每一连接线具有一第一端以及一第二端，该第二端耦接至该多个存储器的其中之一存储器的一端点，该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，且该第一连接线与该第二连接线为串联连接。
- 外部存储装置-201811061509.1
- 马丁·库斯特 - 马丁·库斯特
- 2012-01-31 - 2019-01-11 - G11C5/06
- 本发明描述了一种外部存储装置，包括基板，电联接到基板的控制器，电联接到基板的至少一个存储芯片组，电联接到基板的多个连接指状件，和电联接到基板的安装条。安装条可以包括多个簧片。在其他实例中，外部存储装置可以包括基板，电联接到基板的控制器，电联接到基板的至少一个存储芯片组，电联接到基板的多个连接指状件，和电联接到基板的接触条。接触条可以包括多个延伸部。一个或多个存储芯片组可被联接到基板的一个或多个表面上，且可包括在每个存储芯片组内的多个芯片。
- 具有回声消除的存储器通道驱动器-201810517886.5
- 李钦;林长虹;J·A·麦考尔;H·穆尔约诺 - 英特尔公司
- 2018-05-25 - 2019-01-04 - G11C5/06
- 描述了一种装置，包括存储器通道驱动器电路，该电路具有用于在存储器通道上驱动数据信号的第一驱动器电路以及用于在存储器通道上驱动回声消除信号的第二驱动器电路。回声消除信号包括回声消除脉冲，回声消除脉冲跟在数据信号的相应脉冲之后一时间量，该时间量使得所述回声消除脉冲降低在耦合到存储器通道的存储器设备处的数据信号的相应脉冲的反射。
- 一种内存盘及内存盘的制作方法-201810394037.5
- 翟西斌;崔铭航;李晓 - 济南浪潮高新科技投资发展有限公司
- 2018-04-27 - 2018-09-21 - G11C5/06
- 本发明提供了一种内存盘，包括：印制电路板PCB、电源电路、内存缓冲芯片功能电路和至少一个内存颗粒；所述电源电路、所述内存缓冲芯片功能电路设置于所述PCB上；所述至少一个内存颗粒焊接在所述PCB上；所述电源电路分别与所述内存缓冲芯片功能电路、每一个所述内存颗粒相连，所述内存缓冲芯片功能电路与每一个所述内存颗粒相连；所述电源电路，用于为所述内存缓冲芯片功能电路、每一个所述内存颗粒进行供电；所述内存缓冲芯片功能电路，用于控制所述至少一个内存颗粒，其中，所述至少一个内存颗粒组成单通道或双通道。本方案能够使内存颗粒稳固在PCB上，避免接触不良。
- 一种DDR布线的线长检测方法及系统-201810166562.1
- 尹思静 - 四川斐讯信息技术有限公司
- 2018-02-28 - 2018-08-17 - G11C5/06
- 本发明公开了DDR布线的线长检测方法，包括：获取用户选择的网络类型，并将用户选择的网络类型划分至对应的信号组；读取每一信号组内各网络信号线的长度；根据每一信号组内各网络信号线的长度，计算各信号组组内线长差值和/或组间线长差值。此外，本发明还公开了DDR布线的线长检测系统，包括：获取模块，用于获取用户选择的网络类型；分组模块，用于将获取模块获取的用户选择的网络类型划分至对应的信号组；读取模块，用于读取每一信号组内各网络信号线的长度；处理模块，用于根据每一信号组内各网络信号线的长度，计算各信号组组内线长差值和/或组间线长差值。通过本发明，简化了测试的操作步骤，减少了冗余工作量，提高了工作效率。
- 一种插槽式固态硬盘-201820266639.8
- 陈顼 - 兰州财经大学长青学院
- 2018-02-12 - 2018-08-03 - G11C5/06
- 本实用新型公开了一种插槽式固态硬盘，包括基板，所述基板上设有线路模块，所述基板的一侧设有连接板，所述连接板的一端设有若干金手指，另一端位于一个固定块的内部；所述固定块固定在基板上，且固定块上设有一个开槽，所述连接板的端部位于开槽的内部，所述开槽的上方设有两个开孔，所述连接板上设有两个通孔，两个通孔与两个开孔一一对应且匹配；每个开孔处设有一个连接部件，该插槽式固态硬盘中，通过连接部件可以实现连接板与固定块之间的灵活拆卸，同时配合弹片和凹槽，进一步实现了对连接板的固定，本实用新型设计合理，适合推广使用。
- DDR4布线及其布线方法-201711365664.8
- 张颖;赵振伟;陈进 - 曙光信息产业（北京）有限公司
- 2017-12-18 - 2018-06-12 - G11C5/06
- 本申请提供了一种DDR4布线及DDR4布线方法。DDR4布线，包括：多条布线，所述多条布线为Neck布线并且设置在CPU和DDR4的插槽之间；多个凸起，设置在所述多条布线中的相应布线上。本申请的DDR4布线能够减小DDR4在Neck模式下走线阻抗不连续对信号的影响，有利于阻抗的连续性并且减小对微带线远端串扰影响。
- 一种新型静态随机存储器-201721563245.0
- 贾嵩;潘涛;陈炳旭;刘子钊;刘新宁;王琬璐;翁霖 - 北京大学
- 2017-11-21 - 2018-05-29 - G11C5/06
- 本实用新型公开了一种新型静态随机存储器，包括主体、导体、DRAM、收发芯片、译码器、灵敏放大器、电源芯片，主体两端设置有导体，主体内部中端设置有DRAM，收发芯片设置在DRAM前端，译码器设置在DRAM右侧，主体内部后端右侧设置有灵敏放大器，电源芯片设置在主体内部后端左侧，收发芯片与导体电连接，收发芯片与译码器电连接，译码器与ARAM电连接，灵敏放大器和电源芯片均与DRAM电连接，本实用新型的一种新型静态随机存储器，通过设置了电源芯片，其内部设置有存储模块，可在外部电源对DRAM进行供电时，可同时给电源芯片进行蓄电，当出现掉电现象时，电源芯片内部存储的电源可立即给DRAM进行供电，防止数据丢失，从而造成不必要的损失。
- 用于静电放电切换忆阻元件的读取电路-201580079008.4
- B.布查南;葛宁;R.J.奥勒特塔 - 慧与发展有限责任合伙企业
- 2015-06-05 - 2017-12-12 - G11C5/06
- 在本文提供的示例中，一种装置具有耦合到集成电路的引脚的忆阻元件，其中忆阻元件响应于所述引脚处的静电放电（ESD）事件而从第一电阻值范围内的第一电阻切换到第二电阻值范围内的第二电阻。装置还具有耦合到忆阻元件以确定忆阻元件的电阻在第一还是第二电阻值范围中的读取电路，其中读取电路包括第一晶体管。另外，读取电路与忆阻元件之间的耦合不包括用于来自ESD事件的电流去到第一晶体管的栅极端的直接路径。
- SONOS字节可擦除的EEPROM-201680017027.9
- 许富菖 - NEO半导体公司
- 2016-03-21 - 2017-12-01 - G11C5/06
- 本文件公开了一种SONOS字节可擦除的EEPROM。一方面，设备包括多个形成EEPROM存储器阵列的SONOS存储单元。该设备还包括产生偏置电压以对存储单元进行编程和擦除的控制器。控制器当编程所选择的存储单元时执行刷新操作，以减少未选择的存储单元的写入干扰，从而防止数据丢失。
- 一种存储阵列、存储器及存储阵列控制方法-201410028573.5
- 傅雅蓉;赵俊峰;王元钢;杨伟;林殷茵;杨凯 - 华为技术有限公司;复旦大学
- 2014-01-21 - 2017-11-17 - G11C5/06
- 本发明实施例公开了一种存储阵列、存储器及存储阵列控制方法，减少整个存储阵列的功耗，提升存储容量。存储阵列包括存储单元，其存储区域顶部端口分别与阴极总线、阳极总线相连，其读写装置包括第一端口和第二端口，其存储区域包括第三端口和第四端口，对于一个存储单元，第一端口与第二列选通管相连，第二端口通过第一开关管与行译码器相连，第三端口通过第二开关管连接至第一列选通管和行译码器，第四端口通过第三开关管连接至第一列选通管和行译码器；通过对阴极总线、阳极总线、行译码器与第一列选通管的控制，选通存储单元和输入进行移位操作的信号；通过对行译码器与第二列选通管的控制，选通读写装置和输入进行读写操作的信号。
- 记忆体模块及其制造方法-201610027817.7
- 洪康宁 - 全何科技股份有限公司
- 2016-01-15 - 2017-07-25 - G11C5/06
- 一种记忆体模块及其制造方法，记忆体模块包括基板、至少一记忆体、遮光膜及至少一发光二极管。基板包含电气线路及金手指，而基板的上部边缘具有切口。遮光膜为不透光性的铜泊所构成，靠近基板的上部边缘上，并具有切口及至少一开孔。记忆体是在基板上且靠近金手指而连接至电气线路。发光二极管设置于基板上并连接至电气线路，而且每个发光二极管是位于遮光膜的相对应开孔。因此，发光二极管可经开孔朝外发射光，并沿着基板的上部边缘形成特定的亮光图案、文字或线条，展现整体记忆体模块的文字光影、影像光影的明亮变化，增强视觉效应。
- 存储装置及其制作方法-201310281848.1
- 钟弘毅;陈昌志 - 群联电子股份有限公司
- 2013-07-05 - 2017-05-10 - G11C5/06
- 本发明公开一种存储装置及其制作方法。存储装置包括存储元件以及装配件。存储元件具有本体与外露于本体的相对两侧的第一接垫组与第二接垫组。装配件具有彼此电连接的第一端子组与第二端子组。存储元件可拆卸地组装于装配件。第一端子组与第一接垫组电连接。第二端子组位于第一接垫组与第二接垫组之间。第二端子组与第二接垫组形成存储装置用以与外部装置电连接的连接界面。
- 具有非一致接口拓扑的源同步数据传输-201580030572.7
- T·M·霍利斯;M·J·布鲁诺利 - 高通股份有限公司
- 2015-05-15 - 2017-02-15 - G11C5/06
- 提供了一种源同步系统，其中非一致接口可存在于数据源端点以及数据阱端点中。
- 具有点对点请求互连的存储器系统、存储器控制器及方法-200880011660.2
- R·E·佩雷古;F·A·韦尔 - 拉姆伯斯公司
- 2008-04-11 - 2017-02-15 - G11C5/06
- 一种存储器系统，包括具有多N个存储器控制器块的存储器控制器，每个存储器控制器块通过外部请求端口传送独立事务请求。请求端口经由点对点连接耦合到从1到N个存储器设备，其中每个存储器设备包括N个独立可寻址存储器块。所有的外部请求端口都连接到该存储器设备或在给定配置中使用的设备上的相应的外部请求端口。每个存储器设备的请求端口的数目和每个存储器设备的数据宽度随着存储器设备的数目而改变，以便使请求访问的粒度与数据粒度的比例保持为常数，而无关于存储器设备的数目。
- 一次编程元胞结构及其构成的晶体管阵列-201210411263.2
- 仲志华;祝奕琳 - 上海华虹宏力半导体制造有限公司
- 2012-10-25 - 2016-11-16 - G11C5/06
- 本发明一种一次编程元胞结构，包括三个同型MOS管，分别为选择管T1，传输管T2和编程管T3；选择管T1和传输管T2采用源漏极串联的方式连接，选择管T1的源极连到晶体管阵列的位线BL，传输管T2的漏极与编程管T3的衬底相连，编程管T3的栅极用以输入编程电压PL，选择管T1的栅极连到晶体管阵列的字线WL。本发明还公开了一种由所述一次编程元胞结构组成的晶体管阵列。本发明的元胞结构采用最小版图设计规则，元胞面积小，阵列集成度高；元胞结构简单，使用最为基础的MOS管，无需增加工艺成本，且适用于各类CMOS工艺，可移植性强；读取条件和编程条件简单易操作；编程完成后，编程管的栅氧化膜被击穿，具有很高的可靠性。
- 一种在网络设备中进行查表的方法和装置-201280053051.X
- 宋浩宇;王心远;曹玮 - 华为技术有限公司
- 2012-10-31 - 2016-11-16 - G11C5/06
- 一种装置，包括多个内存器件。每个内存器件包含多个内存库、一个内存控制器(和内存器件耦合在一起，用来控制并从多个内存器件中筛选出一个来用以内存操作)、多条地址/命令总线(和多个内存器件以及内存控制器耦合在一起，包括至少一条地址/命令总线，在多个内存器件中的至少几个之间共享)、多条数据总线(和多个内存器件以及内存控制器耦合在一起，包括至少一条数据总线，在多个内存器件中的至少几个之间共享)。其中，在使用时分复用(TDM)技术时，内存控制器使用内存交错和库仲裁机制来访问多个内存器件和内存库。
- 封装内飞越式信令-201480022547.X
- R·D·克里斯普;W·佐尼;B·哈巴;陈勇 - 伊文萨思公司
- 2014-03-12 - 2015-12-09 - G11C5/06
- 可以在多芯片微电子封装件(100)中设置封装内飞越式信令，其中该封装件具有位于封装衬底(102)上的地址线(126)，其被配置为将地址信息承载到衬底上的具有来自封装件的端子(120)的第一延迟的第一连接区域(126C)，并且地址线被配置为将超出第一连接区域(126C)外的地址信息至少承载至具有来自端子(120)的大于第一延迟的第二延迟的第二连接区域(126D)。例如半导体芯片的第一微电子元件(110)的地址输入(140)可以与第一连接区域(126C)处的每条地址线耦合，并且第二微电子元件(112)的地址输入(140)可以与第二连接区域(126D)处的每条地址线耦合。
- 具有借助预看进行快速读取的串行存储器-201280055452.9
- 西尔维娅·蔡德思 - 密克罗奇普技术公司
- 2012-11-09 - 2014-10-08 - G11C5/06
- 一种串行存储器可具有：存储器，其布置成多个存储器块；串行接口，其用于接收读取指令及相关联存储器地址；及控制器，其经配置以仅存储来自每一存储器块的多个最高有效位，所述多个最高有效位是在已通过所述串行接口接收整个地址之前并行存取的。所述控制器进一步经配置以在完全接收所述存储器地址后即刻在使用所述整个地址从存储器检索剩余位的同时流式输出所述多个最高有效位中的一者，且在已流式输出所述最高有效位之后流式输出所述剩余位。
- 校准阻抗的电路和使用该电路的半导体装置-201410171554.8
- 朴洛圭 - 爱思开海力士有限公司
- 2010-02-09 - 2014-09-10 - G11C5/06
- 一种校准阻抗的电路，包括：使能信号发生器，代码发生器和连接控制器。所述使能信号发生器响应于芯片选择信号产生使能信号。所述代码发生器响应于所述使能信号，利用耦合到电极的外部电阻来产生阻抗校准代码。所述连接控制器响应于所述使能信号，控制所述代码发生器和所述电极之间的连接。
- 闪存模块和存储子系统-201280053805.1
- 金镇祺;D·李;H·金 - 莫塞德技术公司
- 2012-11-01 - 2014-07-30 - G11C5/06
- 一种大容量存储模块系统，包括具有存储器保持部件的存储模块，该存储器保持部件可以彼此连接并且可移除地连接到存储控制器。一个或多个模块化存储器保持部件可彼此连接，以扩展存储模块的整体存储容量。当前描述的可扩展存储模块没有存储容量限制。存储器保持部件包括基板、平面、板以及具有至少一个存储装置，或者保持有至少一个存储装置或安装有至少一个存储装置的另一种物质。
- 专利分类
