[发明专利]乱序加载的基于锁的和基于同步的方法在审
| 申请号： | 201810036825.7 | 申请日： | 2013-06-12 |
| 公开（公告）号： | CN108345547A | 公开（公告）日： | 2018-07-31 |
| 发明（设计）人： | M·阿布达拉 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F12/0815 | 分类号： | G06F12/0815;G06F9/30;G06F9/38;G06F12/0886 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李炜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了乱序加载的基于锁的和基于同步的方法。在一个实施例中，提供一种用于在使用共享存储器资源的存储器一致性模型中执行乱序加载的、在处理器中的、基于锁的方法，所述方法包括：定义能够由多个异步核访问的存储器资源；以及由访问掩码跟踪高速缓存线的哪些字由加载访问，其中，所述高速缓存线包括所述存储器资源，其中所述访问掩码内的掩码位在所述加载访问所述高速缓存线的字时被设置，并且其中，所述掩码位阻止由来自所述多个异步核的其他加载对所述高速缓存线的所述字的访问。 | ||
| 搜索关键词： | 加载 掩码 高速缓存线 乱序 访问 存储器资源 同步的 存储器一致性模型 共享存储器资源 跟踪高速缓存 处理器 申请 | ||
【主权项】：
1.一种用于在使用共享存储器资源的存储器一致性模型中执行乱序加载的、在处理器中的、基于锁的方法，所述方法包括：定义能够由多个异步核访问的存储器资源；以及由访问掩码跟踪高速缓存线的哪些字由加载访问，其中，所述高速缓存线包括所述存储器资源，其中所述访问掩码内的掩码位在所述加载访问所述高速缓存线的字时被设置，并且其中，所述掩码位阻止由来自所述多个异步核的其他加载对所述高速缓存线的所述字的访问。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810036825.7/，转载请声明来源钻瓜专利网。
