[发明专利]单层多晶硅非易失性存储单元的操作方法

摘要

本发明公开了一种单层多晶硅非易失性存储单元的擦除操作方法，将一源极线电压VSL施加到PMOS选择晶体管的P+源极掺杂区，其中VSL＝0V，将字线电压VWL施加到PMOS选择晶体管的选择栅极，其中VWL＝0V，将位线电压VBL施加到PMOS浮置栅极晶体管的P+漏极掺杂区，其中VBL＝0V，对擦除栅极区施加擦除线电压VEL，其中VEL＝VEE，VEE是相对高于VBL的正电压，对N型阱施加N型阱电压VNW，其中VNW0V，以擦除该单层多晶硅非易失性存储单元。

主权项

1.一种单层多晶硅非易失性存储单元的操作方法，其特征在于，该单层多晶硅非易失性存储单元包含设置在一N型阱上且互相串联的一PMOS选择晶体管及一PMOS浮置栅极晶体管，其中该PMOS浮置栅极晶体管包括一浮置栅极及一浮置栅极延伸部，而该浮置栅极延伸部与一擦除栅极区域电容耦合，该方法包含：通过将一位线电压施加到该PMOS浮置栅极晶体管的P+漏极掺杂区，对该擦除栅极区施加一擦除线电压，对该N型阱施加一N型阱电压，以擦除该单层多晶硅非易失性存储单元，其中该位线电压为0V，而该擦除线电压是相对高于该位线电压的正电压；其中，该N型阱电压大于0V，且其电压值介于一第一漏极‑源极饱和电压VDS‑Sat1及一第二漏极‑源极饱和电压VDS‑Sat2之间，其中该第一漏极‑源极饱和电压VDS‑Sat1是确保在擦除操作初始时在该浮置栅极之下的一P通道两端不会发生夹断现象(pinchoff)的一上限电压，而该第二漏极‑源极饱和电压VDS‑Sat2是当该浮置栅极处于擦除状态时，确保在P通道的两端发生夹断现象的一下限电压。