[发明专利]单层多晶硅非易失性存储单元的操作方法

权利要求书

1.一种单层多晶硅非易失性存储单元的操作方法，其特征在于，该单层多晶硅非易失性存储单元包含设置在一N型阱上且互相串联的一PMOS选择晶体管及一PMOS浮置栅极晶体管，其中该PMOS浮置栅极晶体管包括一浮置栅极及一浮置栅极延伸部，而该浮置栅极延伸部与一擦除栅极区域电容耦合，该单层多晶硅非易失性存储单元更包含一第一氧化物界定区域，设于一半导体衬底上，及一第二氧化物界定区域与该第一氧化物界定区域隔离，其中该擦除栅极区域设于该第二氧化物界定区域内，该方法包含：

通过将一位线电压施加到该PMOS浮置栅极晶体管的P⁺漏极掺杂区，对该擦除栅极区施加一擦除线电压，对该N型阱施加一N型阱电压，以擦除该单层多晶硅非易失性存储单元，其中该位线电压为0V，而该擦除线电压是相对高于该位线电压的正电压；

其中，该N型阱电压大于0V，且其电压值介于一第一漏极-源极饱和电压V_DS-Sat1及一第二漏极-源极饱和电压V_DS-Sat2之间，其中该第一漏极-源极饱和电压V_DS-Sat1是确保在擦除操作初始时在该浮置栅极之下的一P通道两端不会发生夹断现象(pinchoff)的一上限电压，而该第二漏极-源极饱和电压V_DS-Sat2是当该浮置栅极处于擦除状态时，确保在P通道的两端发生夹断现象的一下限电压。

2.根据权利要求1所述的单层多晶硅非易失性存储单元的操作方法，其特征在于，更包括将一源极线电压施加到该PMOS选择晶体管的一P⁺源极掺杂区，将一字线电压施加到该PMOS选择晶体管的一选择栅极，其中该源极线电压及该字线电压皆为0V。

3.根据权利要求1所述的单层多晶硅非易失性存储单元的操作方法，其特征在于，该半导体衬底为一P型硅衬底，该擦除栅极区域设于一P型阱中，其中该擦除栅极区域包含一重掺杂区，设于该P型阱中，并邻近该浮置栅极延伸部。

4.根据权利要求3所述的单层多晶硅非易失性存储单元的操作方法，其特征在于，该重掺杂区为一N⁺掺杂区。

5.根据权利要求3所述的单层多晶硅非易失性存储单元的操作方法，其特征在于，另包含：

对该P型阱施加一P型阱电压；以及

对该半导体衬底施加一衬底电压，其中该P型阱电压及该衬底电压皆为0V。

6.根据权利要求1所述的单层多晶硅非易失性存储单元的操作方法，其特征在于，该单层多晶硅非易失性存储单元另包含一沟道隔离区域，将该第一氧化物界定区域与该第二氧化物界定区域隔离。

7.根据权利要求6所述的单层多晶硅非易失性存储单元的操作方法，其特征在于，该PMOS选择晶体管及该PMOS浮置栅极晶体管均设置在该第一氧化物界定区域上，其中该PMOS选择晶体管透过一P⁺共享掺杂区与该PMOS浮置栅极晶体管串接在一起。

8.根据权利要求1所述的单层多晶硅非易失性存储单元的操作方法，其特征在于，该擦除线电压介于12～20V。

9.根据权利要求1所述的单层多晶硅非易失性存储单元的操作方法，其特征在于，该N型阱电压介于1～3V。