[发明专利]用于稀疏神经网络加速的架构在审
| 申请号： | 201780081207.8 | 申请日： | 2017-11-17 |
| 公开（公告）号： | CN110121721A | 公开（公告）日： | 2019-08-13 |
| 发明（设计）人： | Y·G·图拉齐亚;J·贾法里;A·潘达;K·查塔 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063;G06N3/04 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 陈炜;亓云 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种用于稀疏神经网络的方法、计算机可读介质、和装备。该装备可包括硬件加速器。该装备可为要由MAR单元处理的每一操作数对确定该对中的两个操作数是否都非零。该装备可在要由MAR单元处理的操作数对中的一操作数为零时阻止该操作数对被加载到MAR单元的乘法器。该装备可在该操作数对中的两个操作数都非零时将该操作数对置于多个队列之一中。 | ||
| 搜索关键词： | 操作数 单元处理 神经网络 非零 稀疏 计算机可读介质 硬件加速器 乘法器 加载 零时 队列 架构 | ||
【主权项】：
1.一种用于神经网络的方法，包括：为要由乘法累加约简(MAR)单元处理的操作数对确定所述对的两个操作数是否都非零；以及在要由所述MAR单元处理的所述操作数对中的一操作数为零时阻止所述操作数对被加载到所述MAR单元的乘法器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780081207.8/，转载请声明来源钻瓜专利网。
