[发明专利]用于LDPC解码器架构的非线性对数似然比量化技术在审
| 申请号： | 201780067755.5 | 申请日： | 2017-10-18 |
| 公开（公告）号： | CN109891754A | 公开（公告）日： | 2019-06-14 |
| 发明（设计）人： | G·瓦拉特卡尔;V·隆克;T·J·理查森;Y·曹 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11;H03M13/00 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 张扬;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 概括而言，本公开内容的某些方面涉及用于对低密度奇偶校验(LDPC)码进行解码的方法和装置，以及更具体地，本公开内容的某些方面涉及用于低密度奇偶校验(LDPC)解码器架构的非线性对数似然比量化技术。本公开内容的各方面涉及如下的技术：该技术使能够利用固定数量的比特来在度量储存中存储后验LLR，所述固定数量的比特少于在用于执行LDPC解码的数据路径处理器中表示后验LLR的固定数量的比特。具体地，某些方面涉及用于将用于表示由数据路径处理器使用的后验LLR的比特量化至数量减少的比特以在度量储存中进行储存的非线性量化技术(使用查找表LUT或诸如逻辑门的硬件)。 | ||
| 搜索关键词： | 低密度奇偶校验 数据路径处理器 对数似然比 储存 度量 量化 方法和装置 非线性量化 解码器架构 解码 比特量化 数量减少 查找表 逻辑门 存储 架构 | ||
【主权项】：
1.一种用于执行低密度奇偶校验(LDPC)解码的方法，所述方法包括：接收与使用LDPC编码进行编码的比特相对应的对数似然比；针对经编码的比特中的每个比特更新所述对数似然比，所述对数似然比指示所述经编码的比特中的每个比特的值的概率；针对每个对数似然比，使用固定数量的比特来存储所述对数似然比，其中，针对所述固定数量的比特的第一范围的值，所述对数似然比的值线性地对应于所述固定数量的比特的所述值，并且其中，针对所述固定数量的比特的第二范围的值，所述对数似然比的值对应于与所述固定数量的比特的所述值不同的值；以及利用所述对数似然比来对经编码的比特进行解码。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780067755.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
