[发明专利]一种门控环型时间数字转换器及时间数字转换方法

摘要

本发明提供一种门控环型时间数字转换器及时间数字转换方法，时间数字转换器包括：预处理模块、使能信号生成模块、快环、慢环、时间比较器模块、慢环计数器、快环计数器、慢环边缘检测模块、快环边缘检测模块、快环计数器寄存器、慢环计数器寄存器、时间比较器寄存器和复位信号处理模块。快环和慢环的延迟时间不同，两个待测信号分别在快环和慢环中传播，每经过一组延迟单元，两信号的时间间隔减小一个单元的延迟差。当终止信号追上起始信号时，根据记录的终止信号到来时起始信号在慢环中的传播圈数和终止信号追上起始信号时起始信号在慢环中的传播圈数，以及时间比较器模块输出高电平时的位置，即可计算出两个待测信号的时间间隔。

主权项

1.一种门控环型时间数字转换器，其特征在于，包括：预处理模块，用于对两个待测信号进行处理，输出只有一个上升沿的起始信号和终止信号，且当起始信号的第二个上升沿比终止信号上升沿先到时，防止漏测第二个上升沿；使能信号生成模块，与预处理模块相连接，用于生成使能信号，作为快环和慢环的开关；快环，与使能信号生成模块相连接，包括8组延迟单元，终止信号在其中传播；慢环，与使能信号生成模块相连接，其结构与快环相同且延时大于快环的延时，起始信号在其中传播；时间比较器模块，用于比较终止信号是否追上起始信号；慢环计数器，用于记录终止信号到来时起始信号在慢环中的传播圈数；快环计数器，用于记录终止信号追上起始信号时起始信号在慢环中的传播圈数；慢环边缘检测模块，用于检测慢环输出的信号是否有上升沿与下降沿；快环边缘检测模块，用于检测快环输出的信号是否有上升沿与下降沿；快环计数器寄存器，用于存储测量结束时快环计数器输出的二进制值；慢环计数器寄存器，用于存储测量结束时慢环计数器输出的二进制值；时间比较器寄存器，用于存储测量结束时时间比较器模块输出的二进制值；所述预处理模块由4个D触发器、1个二选一和2个缓存器组成；第一D触发器、第二D触发器和第四D触发器的数据端都接高电平，第三D触发器的数据端接其反向输出端；第一D触发器和第三D触发器的时钟端接待测起始信号，第二D触发器的时钟端接待测终止信号，第四D触发器的时钟端接二选一的输出端；第一D触发器、第二D触发器和第四D触发器的复位端都与输入的复位信号相连接；第一D触发器的输出与第一缓存器相连接，第一缓存器输出只有一个上升沿的起始信号，第四D触发器输出只有一个上升沿的终止信号；第三D触发器的输出端接入二选一的0数据端，第二D触发器的输出端接入二选一的1数字端；待测终止信号与第二缓存器相连接，第二缓存器输出端连接到二选一的选择端。