[发明专利]一种门控环型时间数字转换器及时间数字转换方法

权利要求书

1.一种门控环型时间数字转换器，其特征在于，包括：

预处理模块，用于对两个待测信号进行处理，输出只有一个上升沿的起始信号和终止信号，且当起始信号的第二个上升沿比终止信号上升沿先到时，防止漏测第二个上升沿；

使能信号生成模块，与预处理模块相连接，用于生成使能信号，作为快环和慢环的开关；

快环，与使能信号生成模块相连接，包括8组延迟单元，终止信号在其中传播；

慢环，与使能信号生成模块相连接，其结构与快环相同且延时大于快环的延时，起始信号在其中传播；

时间比较器模块，用于比较终止信号是否追上起始信号；

慢环计数器，用于记录终止信号到来时起始信号在慢环中的传播圈数；

快环计数器，用于记录终止信号追上起始信号时起始信号在慢环中的传播圈数；

慢环边缘检测模块，用于检测慢环输出的信号是否有上升沿与下降沿；

快环边缘检测模块，用于检测快环输出的信号是否有上升沿与下降沿；

快环计数器寄存器，用于存储测量结束时快环计数器输出的二进制值；

慢环计数器寄存器，用于存储测量结束时慢环计数器输出的二进制值；

时间比较器寄存器，用于存储测量结束时时间比较器模块输出的二进制值；

所述预处理模块由4个D触发器、1个二选一和2个缓存器组成；第一D触发器、第二D触发器和第四D触发器的数据端都接高电平，第三D触发器的数据端接其反向输出端；第一D触发器和第三D触发器的时钟端接待测起始信号，第二D触发器的时钟端接待测终止信号，第四D触发器的时钟端接二选一的输出端；第一D触发器、第二D触发器和第四D触发器的复位端都与输入的复位信号相连接；第一D触发器的输出与第一缓存器相连接，第一缓存器输出只有一个上升沿的起始信号，第四D触发器输出只有一个上升沿的终止信号；第三D触发器的输出端接入二选一的0数据端，第二D触发器的输出端接入二选一的1数字端；待测终止信号与第二缓存器相连接，第二缓存器输出端连接到二选一的选择端。

2.如权利要求1所述的门控环型时间数字转换器，其特征在于，所述慢环边缘检测模块和快环边缘检测模块都包括8个边缘检测器，快环和慢环中共有16组延迟单元，每组延迟单元的输出端均连接一个边缘检测器。

3.如权利要求2所述的门控环型时间数字转换器，其特征在于，所述快环和慢环都包括8组延迟单元，其中7组延迟单元包括依次连接的2输入与非门、反相器和三态门；另一组延迟单元包括依次连接的2输入与非门、两个反相器和三态门；其中8组延迟单元的2输入与非门的第一输入端接前一个延迟单元的输出，第二输入端接只有一个上升沿的待测信号，使能信号生成模块生成的使能信号连接三态门的使能端，三态门的输出端接边缘检测器。

4.如权利要求2所述的门控环型时间数字转换器，其特征在于，所述快环计数器和慢环计数器结构相同，包括一个7位计数器和一个上升沿D触发器，使D触发器为下降沿触发，D触发器数据端接高电平，复位端接边缘检测器中上升沿检测的结果，时钟端接慢环中第8个延迟单元的输出；7位计数器的复位端接使能信号模块生成的复位信号，时钟端接慢环中第8组延迟单元的输出；7位计数器和上升沿D触发器的输出端构成的8位输出与相应的快环计数器寄存器或慢环计数器寄存器相连接。

5.如权利要求3所述的门控环型时间数字转换器，其特征在于，所述时间比较器模块由8个结构相同的时间比较器组成，所述时间比较器由3个D触发器及一个SR锁存器组成，第七D触发器和第八D触发器的输出端连接到SR锁存器的输入端，SR锁存器的输出端通过延时单元接到第九D触发器的数据端；第七D触发器和第八D触发器的数据端接低电平，第七D触发器的时钟端连接慢环的边缘检测器的输出端，第八D触发器的时钟端连接快环边缘检测器的输出端，连接快环边缘检测器的输出端通过延时单元接到第九D触发器的时钟端，3个D触发器的复位端接使能信号模块生成的复位信号，第九D触发器的输出端连接时间比较器寄存器。