[发明专利]用于卷积神经网络的高效可配置卷积计算加速器

摘要

本发明公开了用于卷积神经网络的高效可配置卷积计算加速器。该结构通过配置可以高效地实现卷积神经网络中的4种主流尺寸卷积核及12*12以下的所有尺寸的卷积计算，同时显著降低卷积计算的复杂度。本发明先介绍了基于快速FIR算法的硬件结构(FFIR)，并在2并行FFIR结构上级联3并行FFIR，设计了6并行FFIR(6P‑FFIR)，并使用压缩器对6P‑FFIR进行了优化。基于6P‑FFIR的结构，设计了高效可配置卷积计算加速器(RCC)。相比于传统FIR滤波器，本发明可以在实现四种主流尺寸的卷积计算时节省33％至47％的乘法计算。本架构可以节省大量的硬件面积和功耗，很适合应用在物联网、嵌入式芯片等对功耗要求严苛的场景中，同时可以运用在需要多种尺寸的卷积计算的场合，并提高系统的有效吞吐量。

主权项

1.高效可配置卷积计算加速器(RCC)结构，包括：●1个模式选择模块，用于控制模块间的数据流，完成选择3*3、5*5、7*7和11*11四种卷积计算模式中的一种；●2个快速卷积模块，用于高效地实现6并行卷积计算，该模块可以使用任意的6并行快速有限冲击响应结构(6P-FFIR)或者其优化结构；●2个补充乘法模块，用于支持快速卷积模块实现7*7卷积计算模式，每个模块包含6个乘法器；●1个数据输入模块，用于以正确顺序输入不同卷积模式下的数据；●1个数据输出模块，用于以正确顺序输出不同卷积模式下的数据，可以使用只含有加法器的电路，或者使用优化的含有压缩器和加法器的电路。