[发明专利]数据处理装置、数据发送方法及计算设备在审
申请号: | 201711402439.7 | 申请日: | 2017-12-21 |
公开(公告)号: | CN109947555A | 公开(公告)日: | 2019-06-28 |
发明(设计)人: | 杨存永;孙国臣;詹克团 | 申请(专利权)人: | 北京比特大陆科技有限公司 |
主分类号: | G06F9/50 | 分类号: | G06F9/50 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 王洵 |
地址: | 100029 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种数据处理装置、数据发送方法及计算设备。该数据处理装置包括串联连接的多个节点芯片,节点芯片设置有忙信号输入管脚和忙信号输出管脚,节点芯片的忙信号输出管脚耦接至下一级节点芯片的忙信号输入管脚,所述忙信号输入管脚和忙信号输出管脚用于控制每个节点芯片在上行通信方向上的数据发送。本发明实施例能够有效避免串联节点芯片之间的数据发送的冲突,通过较少的指令交互实现串联节点芯片的计算任务的分配,并实现串联节点芯片组的快速故障诊断。 | ||
搜索关键词: | 节点芯片 数据发送 数据处理装置 信号输出管脚 信号输入管脚 串联节点 计算设备 芯片 快速故障 上行通信 一级节点 指令交互 芯片组 耦接 诊断 分配 冲突 | ||
【主权项】:
1.一种数据处理装置,其特征在于,所述数据处理装置包括多个依次串联连接的节点芯片,其中:位于下行通信方向的首级节点芯片通过外部接口接收命令信号,传输给一个以上的节点芯片进行处理,并通过外部接口返回数据;所述节点芯片设置有忙信号输入管脚和忙信号输出管脚,位于下行通信方向的节点芯片的忙信号输出管脚耦接至下一级节点芯片的忙信号输入管脚,所述忙信号输入管脚和忙信号输出管脚用于控制相应节点芯片在上行通信方向上的数据发送。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京比特大陆科技有限公司,未经北京比特大陆科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711402439.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种任务超时自动回收分配的方法
- 下一篇:任务分配方法