[发明专利]数据处理装置、数据发送方法及计算设备

权利要求书

1.一种数据处理装置，其特征在于，所述数据处理装置包括多个依次串联连接的节点芯片，其中：

位于下行通信方向的首级节点芯片通过外部接口接收命令信号，传输给一个以上的节点芯片进行处理，并通过外部接口返回数据；

所述节点芯片设置有忙信号输入管脚和忙信号输出管脚，位于下行通信方向的节点芯片的忙信号输出管脚耦接至下一级节点芯片的忙信号输入管脚，所述忙信号输入管脚和忙信号输出管脚用于控制相应节点芯片在上行通信方向上的数据发送。

2.根据权利要求1所述的数据处理装置，其特征在于，所述忙信号输出管脚为低/高电平时，指示可以转发下一级节点芯片返回的数据；所述忙信号输出管脚为高/低电平时，指示本级节点芯片或者上一级节点芯片将要或正在发送数据。

3.根据权利要求1或2所述的数据处理装置，其特征在于，当节点芯片的忙信号输入管脚为高/低电平时，该节点芯片的忙信号输出管脚也为高/低电平。

4.根据权利要求2所述的数据处理装置，其特征在于，本级节点芯片有数据等待发送时，当检测到所述忙信号输入管脚为高/低电平时，等待所述忙信号输入管脚转为低/高电平时，再发送数据；当检测到所述忙信号输入管脚为低/高电平时，立即发送数据；和/或，

本级节点芯片有数据等待发送时，将所述忙信号输出管脚输出为高/低电平，当数据发送完成后将所述忙信号输出管脚输出为低/高电平。

5.根据权利要求2所述的数据处理装置，其特征在于，本级节点芯片正在发送数据时，若检测到所述忙信号输入管脚为高/低电平，继续发送数据，直至缓存队列中的全部数据发送完成。

6.根据权利要求4所述的数据处理装置，其特征在于，本级节点芯片的所述忙信号输出管脚输出为高/低电平后，等待预定的保护间隔时间，再进行数据的传输。

7.根据权利要求6所述的数据处理装置，其特征在于，所述保护间隔时间根据节点芯片之间采取同步或异步通信模式而分别设定。

8.根据权利要求6所述的数据处理装置，其特征在于，所述保护间隔时间根据信号或命令的传输时延和/或芯片的运算速度来设置。

9.根据权利要求1所述的数据处理装置，其特征在于，所述节点芯片包括控制单元和多个运算算子，所述运算算子分为两组或者多组，每组运算算子包括两个或多个串联连接的运算算子，每组运算算子中的首级运算算子与所述控制单元连接。

10.根据权利要求9所述的数据处理装置，其特征在于，所述运算算子包括：运算部件和存储部件；其中：

所述运算部件与上级运算算子的存储部件连接，用于读取上级运算算子存储部件中存储的数据并进行运算；

所述运算部件与存储部件连接，用于将运算得到的数据存储在存储部件中，供下级运算算子调用。

11.根据权利要求1所述的数据处理装置，其特征在于，所述首级节点芯片的数据输出单元与外部控制装置的数据输入单元连接，用于将数据处理装置的运算结果返回给外部控制装置；上级节点芯片的数据输入单元与下级节点芯片的数据输出单元连接，用于接收下级节点芯片运算后得到的数据；所述首级节点芯片的一个或多个数据输入单元与外部控制装置的一个或多个数据输出单元连接，以接收外部控制装置的数据输入或者命令输入，上级节点芯片的一个或多个数据输出单元与下级节点芯片的一个或多个数据输入单元连接，用于向下级节点芯片发送数据输入或者命令输入。

12.根据权利要求1所述的数据处理装置，其特征在于，所述数据处理装置还包括信号转换单元，将两个节点芯片连接，用于进行信号电压适配。

13.根据权利要求1所述的数据处理装置，其特征在于，还包括一个或多个时钟晶体，所述时钟晶体的时钟信号输出接口与所述数据处理装置中的一个节点芯片的时钟信号输入接口连接。