[发明专利]电导率调制漏极延伸MOSFET有效
| 申请号： | 201711334068.3 | 申请日： | 2017-12-13 |
| 公开（公告）号： | CN108258039B | 公开（公告）日： | 2022-10-14 |
| 发明（设计）人： | A·C·阿帕索瓦米;J·P·迪·萨罗;法尔赞·法尔比斯 | 申请（专利权）人： | 德州仪器公司 |
| 主分类号： | H01L29/739 | 分类号： | H01L29/739;H01L29/06;H01L27/07;H01L21/331 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 林斯凯 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及电导率调制漏极延伸MOSFET。集成电路被制造在半导体衬底上。在所述半导体衬底上形成绝缘栅双极晶体管IGBT(200)，其中所述IGBT具有阳极端子(203)、阴极端子(205)及栅极端子(204)以及漂移区。二极管(211)也形成在所述半导体衬底上，且具有阳极端子及阴极端子，其中所述二极管的所述阳极耦合到所述IGBT的所述阳极端子(210)，且所述二极管的所述阴极通过触点(212)耦合到所述IGBT的所述漂移区。 | ||
| 搜索关键词： | 电导率 调制 延伸 mosfet | ||
【主权项】：
1.一种晶体管，其包括：半导体衬底；第一p+区，其形成在与p型dwell区相邻的n型区内，所述第一p+区及所述n型区及所述p型dwell区在所述半导体衬底内一起形成pnp结构，其中本征二极管是由所述p+区及所述n型区形成；第二n型区，其形成在所述p型dwell区内；绝缘导电栅极，其位于所述p型dwell区上，其经配置以控制所述p型dwell区中的沟道区；垫，其耦合到所述第一p+区；及第二二极管，其与所述本征二极管并联耦合在所述垫与n型漂移区之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德州仪器公司，未经德州仪器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711334068.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
