[发明专利]具有间隔层的多晶相结构、MOS晶体管及其制作方法在审
申请号: | 201711206800.9 | 申请日: | 2017-11-27 |
公开(公告)号: | CN108054090A | 公开(公告)日: | 2018-05-18 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L29/49;H01L29/78;H01L21/336 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 罗泳文 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种具有间隔层的多晶相结构、MOS晶体管及其制作方法,多晶相结构包含若干个多晶硅层及若干个间隔层,多晶硅层与间隔层交替层叠,多晶硅层中具有离子掺杂,间隔层用以隔离相邻的两个多晶硅层之间的结晶界面,以隔断相邻的两个多晶硅层的漏电路径。本发明在多晶硅层中插入若干隔离层,该隔离层可以在非晶硅转化为多晶硅的过程中,隔离多晶硅层与层之间的结晶界面,使得结晶键分散,从而避免多晶硅中产生连续相通的漏电路径,能够减小、甚至避免多晶硅中产生的漏电流,以提高多晶硅栅对MOS晶体管沟道区的控制能力。 | ||
搜索关键词: | 具有 间隔 多晶 结构 mos 晶体管 及其 制作方法 | ||
【主权项】:
1.一种具有间隔层的多晶相结构的制作方法,其特征在于,所述制作方法包括:1)提供一基面,于所述基面上形成第一非晶硅层;2)于所述第一非晶硅层表面形成间隔层;3)于所述间隔层上形成第二非晶硅层;4)通过离子注入工艺对所述第一非晶硅层及所述第二非晶硅层进行离子掺杂,所述间隔层提供所述离子的注入阻力,以防止所述离子穿透过所述基面;以及5)通过退火工艺使所述第一非晶硅层及所述第二非晶硅层转化为由所述间隔层隔离的第一多晶硅层及第二多晶硅层,所述间隔层用以隔离所述第一多晶硅层的结晶界面与所述第二多晶硅层的结晶界面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711206800.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种油用牡丹种子的育苗方法
- 下一篇:石英玻璃的破碎装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造