[发明专利]集成电路制造方法在审
| 申请号： | 201711092272.9 | 申请日： | 2017-11-08 |
| 公开（公告）号： | CN109325247A | 公开（公告）日： | 2019-02-12 |
| 发明（设计）人： | 李志杰;郑雅如 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 冯志云;王芝艳 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供一种集成电路制造方法，包括接收一集成电路的一第一目标图案，第一目标图案包括两个第一目标特征及两个第二目标特征。基于第一目标图案及一定向自组装工艺，导出一第二目标图案，其中第一目标图案将通过一工艺所产生，上述工艺包括执行定向自组装工艺，定向自组装工艺使用从第二目标图案所导出的一引导图案。第二目标图案包括一第三特征及一第四特征。第三特征被设计以使用定向自组装工艺产生两个第一目标特征，并且第四特征被设计以使用定向自组装工艺产生两个第二目标特征。插入一或多个次定向自组装解析辅助特征到第二目标图案，一或多个次定向自组装解析辅助特征连接第三特征及第四特征。 | ||
| 搜索关键词： | 目标图案 自组装 目标特征 集成电路制造 辅助特征 导出 解析 集成电路 图案 | ||
【主权项】：
1.一种集成电路制造方法，包括：接收一集成电路的一第一目标图案，上述第一目标图案包括两个第一目标特征及两个第二目标特征；基于上述第一目标图案及一定向自组装工艺，导出一第二目标图案，其中上述第一目标图案将通过一工艺所产生，上述工艺包括使用第二目标图案所导出的一引导图案执行上述定向自组装工艺，其中上述第二目标图案包括一第三特征及一第四特征，上述第三特征被设计以使用上述定向自组装工艺产生上述两个第一目标特征，并且上述第四特征被设计以使用上述定向自组装工艺产生上述两个第二目标特征；以及插入一或多个次定向自组装解析辅助特征到上述第二目标图案中，上述一或多个次定向自组装解析辅助特征连接上述第三特征及上述第四特征，其中上述导出步骤及上述插入步骤中的至少一者通过一电脑所执行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711092272.9/，转载请声明来源钻瓜专利网。
