[发明专利]一种改善CMOS芯片像素区域凹陷的方法在审

专利信息
申请号: 201711071275.4 申请日: 2017-11-03
公开(公告)号: CN107994040A 公开(公告)日: 2018-05-04
发明(设计)人: 王喜龙;胡胜 申请(专利权)人: 武汉新芯集成电路制造有限公司
主分类号: H01L27/146 分类号: H01L27/146
代理公司: 上海申新律师事务所31272 代理人: 俞涤炯
地址: 430205 湖北*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种改善CMOS芯片像素区域凹陷的方法,其中,提供一衬底,衬底上包括逻辑区域以及像素区域,包括以下步骤步骤S1、于衬底上形成一具有预定厚度的金属栅格层,金属栅格层包括,对应逻辑区域的第一金属栅格结构以及对应像素区域的呈网状的第二金属栅格结构步骤S2、于金属栅格层上沉积形成一厚度大于预定厚度的保护层,保护层对应第二金属栅格结构的区域呈凹陷状结构;步骤S3、对保护层进行研磨以去除凹陷状结构使保护层最终的顶面保持齐平。其技术方案的有益效果在于,可有效的解决CMOS芯片像素区域出现的凹陷,进而避免芯片在外观的颜色存在差异以及在应用中出现像素阵列区域光路的差异,造成成像失真等问题。
搜索关键词: 一种 改善 cmos 芯片 像素 区域 凹陷 方法
【主权项】:
一种改善CMOS芯片像素区域凹陷的方法,其特征在于,提供一衬底,所述衬底上包括逻辑区域以及像素区域,包括以下步骤:步骤S1、于所述衬底上形成一具有预定厚度的金属栅格层,所述金属栅格层包括,对应所述逻辑区域的第一金属栅格结构以及对应所述像素区域的呈网状的第二金属栅格结构:步骤S2、于所述金属栅格层上沉积形成一厚度大于所述预定厚度的保护层,所述保护层对应所述第二金属栅格结构的区域呈凹陷状结构;步骤S3、对所述保护层进行研磨以去除所述凹陷状结构使所述保护层最终的顶面保持齐平。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711071275.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top