[发明专利]一种用于DC/DC斩波电路的单片集成半导体芯片及制备方法在审

专利信息
申请号: 201711033798.X 申请日: 2017-10-30
公开(公告)号: CN107871741A 公开(公告)日: 2018-04-03
发明(设计)人: 王俊;汤中阳;梁世维 申请(专利权)人: 湖南大学
主分类号: H01L27/105 分类号: H01L27/105;H01L21/82
代理公司: 北京路浩知识产权代理有限公司11002 代理人: 王莹,李相雨
地址: 410082 湖*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明实施例提供一种用于DC/DC斩波电路的单片集成半导体芯片及制备方法。所述半导体芯片在同一个外延片上集成BJT和二极管,其中外延片上至少包括衬底层、隔离层、N‑层、P‑层和N+表面层,其中隔离层位于衬底层和N‑层中间,P‑层位于N‑层和N+表面层中间,BJT至少包括所述N‑层、所述P‑层和所述N+表面层,二极管至少包括所述N‑层,所述BJT和二极管由沟槽间隔。在同一个外延片上通过金属键合技术实现BJT和二极管之间的连接,实现整个单片集成。本发明实施例提供的用于DC/DC电路的单片集成的半导体芯片减小了系统的体积和重量,并显著减小了电路中杂散参数,有利于提高电路的可靠性和电磁兼容性。
搜索关键词: 一种 用于 dc 电路 单片 集成 半导体 芯片 制备 方法
【主权项】:
一种用于DC/DC斩波电路的单片集成的半导体芯片,其特征在于,包括:在同一个外延片上集成BJT和二极管,其中所述外延片上至少包括衬底层、隔离层、N‑层、P‑层和N+表面层,其中所述隔离层位于所述衬底层和所述N‑层中间,所述P‑层位于所述N‑层和所述N+表面层中间,所述BJT至少包括所述N‑层、所述P‑层和所述N+表面层,所述二极管至少包括所述N‑层,所述BJT和所述二极管由沟槽间隔,其中所述沟槽中填充绝缘物质。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湖南大学,未经湖南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711033798.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top