[发明专利]神经网络单元

摘要

N个处理单元(PU)，每一个具有算术单元(AU)，所述算术单元在第一输入、第二输入和第三输入上执行运算以生成存储在累加器中的结果，累加器具有提供给第一输入的输出。权重输入由AU的第二输入接收。多路复用寄存器具有第一数据输入、第二数据输入、第三数据输入和第四数据输入和由第三AU输入接收的输出。第一存储器将N个权重字提供给N个权重输入。第二存储器将N个数据字提供给多路复用寄存器的第一数据输入。多路复用寄存器的输出还分别由离开一个、2^J个和2^K个PU的多路复用寄存器的第二数据输入、第三数据输入和第四数据输入接收。N个多路复用寄存器共同地作为N字旋转器操作，当控制输入分别指定第二数据输入、第三数据输入或第四数据输入时，所述N字旋转器旋转一个字、2^J个字或2^K个字。

主权项

一种装置，包括：N个处理单元(PU)的阵列，每一个PU具有：累加器，所述累加器具有输出；算术单元，所述算术单元具有第一输入、第二输入和第三输入并且在其上执行运算以生成存储在所述累加器中的结果，所述第一输入接收所述累加器的输出；权重输入，所述权重输入由所述第二输入接收到所述算术单元；及多路复用寄存器，所述多路复用寄存器具有第一数据输入、第二数据输入、第三数据输入和第四数据输入、由第三输入接收到所述算术单元的输出、及控制所述第一数据输入、第二数据输入、第三数据输入和第四数据输入的选择的控制输入；第一存储器，所述第一存储器保存N个权重字的行，并将一行的N个权重字提供给所述PU阵列的N个PU的对应权重输入；第二存储器，所述第二存储器保存N个数据字的行，并将一行的N个数据字提供给所述PU阵列的N个PU的多路复用寄存器的对应第一数据输入；其中所述多路复用寄存器的输出还由以下接收：离开一个PU的PU的多路复用寄存器的第二数据输入；离开2^J个PU的PU的多路复用寄存器的第三数据输入，其中J为大于1的整数；及离开2^K个PU的PU的多路复用寄存器的第四数据输入，其中K是大于J的整数；其中当所述控制输入指定所述第二数据输入时，所述N个PU的所述多路复用寄存器共同地作为旋转一个字的N字旋转器操作；其中当所述控制输入指定所述第三数据输入时，所述N个PU的所述多路复用寄存器共同地作为旋转2^J个字的N字旋转器操作；及其中当所述控制输入指定所述第四数据输入时，所述N个PU的所述多路复用寄存器共同地作为旋转2^K个字的N字旋转器操作。