[发明专利]一种晶圆减薄方法在审
申请号: | 201710973260.0 | 申请日: | 2017-10-18 |
公开(公告)号: | CN107749397A | 公开(公告)日: | 2018-03-02 |
发明(设计)人: | 张超然;李赟;贺吉伟;黄胜男;薛广杰 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/321 | 分类号: | H01L21/321 |
代理公司: | 上海申新律师事务所31272 | 代理人: | 俞涤炯 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体技术领域,尤其涉及一种晶圆减薄方法,包括步骤S1,提供一衬底,衬底包括相互隔离的边缘区和存储区,在存储区内衬底的上表面制备有通过间隔的第一隔离结构形成的凹槽;步骤S2,沉积一多晶硅层填充凹槽并覆盖第一隔离结构,以及覆盖边缘区内的衬底的上表面;步骤S3,对多晶硅层进行注入并退火;步骤S4,采用刻蚀工艺对存储区内的多晶硅层进行一次减薄;步骤S5,采用化学机械研磨工艺对存储区和边缘区内的多晶硅层进行二次减薄,直至将第一隔离结构的上表面暴露,能够应对采用化学机械研磨效果在晶圆的存储区和边缘区的产生较大差异的情况,晶圆表面平整度高,可靠性高。 | ||
搜索关键词: | 一种 晶圆减薄 方法 | ||
【主权项】:
一种晶圆减薄方法,其特征在于,包括:步骤S1,提供一衬底,所述衬底包括相互隔离的边缘区和存储区,在所述存储区内所述衬底的上表面制备有通过间隔的第一隔离结构形成的凹槽;步骤S2,沉积一多晶硅层填充所述凹槽并覆盖所述第一隔离结构,以及覆盖所述边缘区内的所述衬底的上表面;步骤S3,对所述多晶硅层进行注入并退火;步骤S4,采用刻蚀工艺对所述存储区内的所述多晶硅层进行一次减薄;步骤S5,采用化学机械研磨工艺对所述存储区和所述边缘区内的所述多晶硅层进行二次减薄,直至将所述第一隔离结构的上表面暴露。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710973260.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种斜槽式五相永磁容错电机
- 下一篇:一种双速锥形转子电机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造