[发明专利]一种晶圆减薄方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种晶圆减薄方法。

背景技术

晶圆是制造半导体芯片的基本材料，半导体集成电路最主要的原料是硅，因此对应的就是硅晶圆。在制备存储器时需要在晶圆表面制备存储区和边缘区，在存储区中形成多个相互隔离的存储单元，在边缘区中制备形成相应的控制结构。

在存储器生产的过程中，往往需要对晶圆表面进行化学机械研磨，然而，现有的研磨技术下，随着存储器的存储区内存储阵列的特征尺寸的不断减小，使得研磨效果在存储区和边缘区的差异变大，晶圆表面平整度变差，严重时可能导致后续的刻蚀工艺在晶圆表面造成损伤。

发明内容

针对上述问题，本发明提出了一种晶圆减薄方法，其中，包括：

步骤S1，提供一衬底，所述衬底包括相互隔离的边缘区和存储区，在所述存储区内所述衬底的上表面制备有通过间隔的第一隔离结构形成的凹槽；

步骤S2，沉积一多晶硅层填充所述凹槽并覆盖所述第一隔离结构，以及覆盖所述边缘区内的所述衬底的上表面；

步骤S3，对所述多晶硅层进行注入并退火；

步骤S4，采用刻蚀工艺对所述存储区内的所述多晶硅层进行一次减薄；

步骤S5，采用化学机械研磨工艺对所述存储区和所述边缘区内的所述多晶硅层进行二次减薄，直至将所述第一隔离结构的上表面暴露。

上述的晶圆减薄方法，其中，所述步骤S5中，所述二次减薄后，所述存储区内的所述多晶硅层的厚度为600～700A，所述边缘区内的所述多晶硅层的厚度为500～600A。

上述的晶圆减薄方法，其中，所述步骤S2中，所述存储区内的所述多晶硅层的厚度为2500～2600A，所述边缘区内的所述多晶硅层的厚度为1700～1900A。

上述的晶圆减薄方法，其中，所述凹槽的深度为700～800A。

上述的晶圆减薄方法，其中，所述凹槽的深度为770A。

上述的晶圆减薄方法，其中，所述步骤S3和所述步骤S4之间还包括：

第一中间步骤，于所述多晶硅层的上表面制备一缓冲层；

其中，所述步骤S4中，对所述存储区内的所述多晶硅层进行一次减薄之前，去除所述存储区内的所述缓冲层。

上述的晶圆减薄方法，其中，所述缓冲层为二氧化硅。

上述的晶圆减薄方法，其中，所述步骤S4中，制备暴露出刻蚀位置的光罩进行所述一次减薄；

所述步骤S4和所述步骤S5之间还包括：

第二中间步骤，去除所述光罩。

上述的晶圆减薄方法，其中，所述步骤S4中，所述刻蚀工艺为干法刻蚀工艺。

上述的晶圆减薄方法，其中，所述衬底的所述存储区和所述绝缘区通过一第二隔离结构进行隔离。

有益效果：本发明提出的一种晶圆减薄方法，能够应对采用化学机械研磨效果在晶圆的存储区和边缘区的产生较大差异的情况，晶圆表面平整度高，可靠性高。

附图说明

图1为本发明一实施例中晶圆减薄方法的步骤流程图；

图2～4分别为本发明一实施例中晶圆减薄方法形成的结构原理图。

具体实施方式

下面结合附图和实施例对本发明进行进一步说明。

如图1所示，在一个较佳的实施例中，提出了一种晶圆减薄方法，所形成的结构可以如图2～4所示，其中，可以包括：

步骤S1，提供一衬底10，衬底10包括相互隔离的边缘区PE和存储区CE，在存储区CE内衬底10的上表面制备有通过间隔的第一隔离结构13形成的凹槽TR；

步骤S2，沉积一多晶硅层20填充凹槽TR并覆盖第一隔离结构13，以及覆盖边缘区PE内的衬底10的上表面；

步骤S3，对多晶硅层20进行注入并退火；

步骤S4，采用刻蚀工艺对存储区CE内的多晶硅层20进行一次减薄；

步骤S5，采用化学机械研磨工艺对存储区CE和边缘区PE内的多晶硅层20进行二次减薄，直至将第一隔离结构13的上表面暴露。

上述技术方案中，一般来说，存储区CE的研磨速率会比边缘区PE高，这种情况下步骤S4中的一次减薄需要保证多晶硅层20在存储区CE内的厚度小于在边缘区PE内的厚度，从而保证研磨结束后的晶圆表面是平整的。