[发明专利]基于随机序列干扰和门电路路径约束的电磁信息隐藏方法有效
| 申请号： | 201710798830.7 | 申请日： | 2017-09-07 |
| 公开（公告）号： | CN107577964B | 公开（公告）日： | 2019-12-31 |
| 发明（设计）人： | 王智康;任振兴;王占伟;董丽华 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | G06F21/76 | 分类号： | G06F21/76;G06F21/72;G06F7/58 |
| 代理公司： | 61205 陕西电子工业专利中心 | 代理人： | 韦全生;王品华 |
| 地址： | 710071 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种基于随机序列干扰和门电路路径约束的电磁信息隐藏方法，用于解决现有技术中存在的小范围探测电磁信息时密码芯片电磁信息泄露严重的技术问题。实现步骤为：利用分频器对输入时钟分频得到f1，通过随机序列发生器获得随时间变化的伪随机数，利用伪随机数对f1进行分频得到频率随机变化的随机序列f2；利用随机序列f2对密码输出管脚附近的电磁信息进行干扰，使密码输出管脚泄露的电磁信息和随机序列的电磁信息相互混叠，无法分离开来；对密码模块电磁信息进行打散，实现对原本集中电磁信息的分散，在小范围内无法探测到密码模块的电磁信息。本发明可用于抗旁路攻击等领域中增强密码的保密性。 | ||
| 搜索关键词： | 基于 随机 序列 干扰 门电路 路径 约束 电磁 信息 隐藏 方法 | ||
【主权项】：
1.一种基于随机序列干扰和门电路路径约束的电磁信息隐藏方法，其特征在于包括如下步骤：/n(1)获取频率随机的输出序列f2：/n(1a)对FPGA的输入时钟进行分频，得到频率为密码模块触发时钟频率n倍的时钟f1，其中n≥20；/n(1b)利用设定的移位寄存器对任一非线性函数进行运算，得到伪随机数t，移位寄存器所能得到的最大数值是2n；/n(1c)采用与时钟f1相同的频率对伪随机数t进行更新，得到随时间变化的随机数t’；/n(1d)采用随机数t’对时钟f1进行分频，得到频率随机的输出序列f2；/n(2)利用频率随机的输出序列f2对密码输出管脚附近的电磁信息进行干扰：/n将频率随机的输出序列f2作为FPGA输出源，查看芯片密码输出管脚pin的位置，并将频率随机的输出序列f2的输出管脚设定在管脚pin临近的管脚处，使密码输出管脚泄露的电磁信息和频率随机的输出序列f2的电磁信息相互混叠，实现对密码输出管脚pin附近电磁信息的隐藏；/n(3)对密码模块电磁信息进行打散：用户使用FPGA开发软件，对FPGA芯片工作时内部门电路路径进行约束，将原来工作区域中集中进行密码运算的门电路分散到FPGA芯片中的逻辑阵列的边角处，实现对芯片表面原本集中的电磁信息的分散。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710798830.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种水带用绞盘装置
- 下一篇：海洋平台配管材料的吊运装置
- 同类专利
- 一种减少侧信道信息泄露的引脚终端匹配电路-201811395957.5
- 赵世平;桑胜田;王小丰;肖新光 - 哈尔滨安天科技集团股份有限公司
- 2018-11-22 - 2020-02-07 - G06F21/76
- 本发明公开了一种减少侧信道信息泄露的引脚终端匹配电路，从信号发送端到信号接收端依次串接：宽带阻抗变换器、分段加感连接线、戴维宁匹配电阻；所述宽带阻抗变换器，用于基于传输线变压器原理升高信号发送端引脚输出阻抗；所述分段加感连接线，用于升高传输线自身特征阻抗；所述戴维宁匹配电阻，采用戴维宁等效电路使其阻值等于分段加感连接线特征阻抗并直接连接至信号接收端引脚；其中，信号发送端引脚和信号接收端引脚为高速数字信号相关芯片的引脚。本发明所述的引脚终端匹配电路能够有效减少由于天线效应导致的侧信道信息泄露。
- 一种基于独立成分分析的硬件木马检测方法-201910882249.2
- 赵毅强;傅晓娟;宋凯悦;刘燕江 - 天津大学
- 2019-09-18 - 2020-01-31 - G06F21/76
- 本发明公开一种基于独立成分分析的硬件木马检测方法，包括步骤：首先利用旁路信息平台分别采集母本电路和待测电路的功耗数据，其次利用独立成分分析方法计算已得到数据的特征矩阵，最后通过比较待测电路和母本电路的马氏距离，判别待测电路中是否存在硬件木马，从而实现硬件木马的检测。本发明利用独立成分分析的方法来处理电路的功耗信息，将噪声信息从功耗信息中分离，有效地解决了对硬件木马的检测精度不高的问题。
- 集成电路芯片、集成电路及电子装置-201910824470.2
- 吴良顺 - 卓尔智联(武汉)研究院有限公司
- 2019-09-02 - 2019-12-31 - G06F21/76
- 本发明公开一种集成电路芯片、集成电路及电子装置，所述集成电路芯片包括：目标逻辑单元、混淆逻辑单元、密钥单元和选择单元，其中：所述目标逻辑单元，用于接收输入信号，基于所述输入信号获得目标输出信号，向选择单元发送所述目标输出信号；所述混淆逻辑单元，用于接收所述输入信号，基于所述输入信号获得混淆输出信号，向选择单元发送所述混淆输出信号；所述密钥单元，用于向选择单元发送密钥信号；所述选择单元，用于接收所述目标输出信号、混淆输出信号和密钥信号，基于所述密钥信号，从所述目标输出信号、所述混淆输出信号中选择输出信号，输出选择的输出信号。
- 基于随机序列干扰和门电路路径约束的电磁信息隐藏方法-201710798830.7
- 王智康;任振兴;王占伟;董丽华 - 西安电子科技大学
- 2017-09-07 - 2019-12-31 - G06F21/76
- 本发明提出了一种基于随机序列干扰和门电路路径约束的电磁信息隐藏方法，用于解决现有技术中存在的小范围探测电磁信息时密码芯片电磁信息泄露严重的技术问题。实现步骤为：利用分频器对输入时钟分频得到f1，通过随机序列发生器获得随时间变化的伪随机数，利用伪随机数对f1进行分频得到频率随机变化的随机序列f2；利用随机序列f2对密码输出管脚附近的电磁信息进行干扰，使密码输出管脚泄露的电磁信息和随机序列的电磁信息相互混叠，无法分离开来；对密码模块电磁信息进行打散，实现对原本集中电磁信息的分散，在小范围内无法探测到密码模块的电磁信息。本发明可用于抗旁路攻击等领域中增强密码的保密性。
- 变频环形振荡器PUF电路及其控制方法-201610796503.3
- 谢小东;任子木 - 电子科技大学
- 2016-08-31 - 2019-12-03 - G06F21/76
- 变频环形振荡器PUF电路，涉及集成电路，本发明包括下述部分：一个选择信号控制寄存器，n个振荡器，n为大于4的自然数，每个振荡器的控制端与选择信号控制器连接；第一多路选择器，每个振荡器的输出端都连接到第一多路选择器；第二多路选择器，每个振荡器的输出端都连接到第二多路选择器；与第一多路选择器的输出端连接的第一计数器，与第二多路选择器的输出端连接的第二计数器，一个比较器，其两个输入端分别与第一计数器的输出端和第二计数器的输出端连接，其输出端连接选择信号寄存器。本发明所设计的变频环形震荡器PUF的安全性优于传统的环形振荡器PUF，可以用于对安全性要求较高的场景。
- 集成电路装置和集成电路装置的操作方法-201910384577.X
- 姜基进 - 三星电子株式会社
- 2019-05-09 - 2019-11-19 - G06F21/76
- 公开一种集成电路装置和集成电路装置的操作方法。所述集成电路装置包括混洗器、逻辑单元和均包括两个或更多个位存储装置的寄存器。所述混洗器接收指示所述多个寄存器中的一个寄存器的地址和多个数据位，根据混洗配置和所述地址从所述多个寄存器的多个位存储装置之中选择将存储所述多个数据位的多个目标位存储装置，将所述多个数据位存储到所述多个目标位存储装置，并根据所述混洗配置从所述多个目标位存储装置传送所述多个数据位。逻辑单元接收从所述混洗器传送的所述多个数据位，并使用接收的所述多个数据位进行操作。当重置操作被执行时所述混洗配置被调整。
- 一种自动检测硬件木马IP核-201910767267.6
- 吴文志;沙锋;陈旭辉;谢勇;梁伟 - 厦门理工学院
- 2019-08-20 - 2019-11-19 - G06F21/76
- 本发明涉及一种自动检测硬件木马IP核，包括：初始化模块、数据存储模块和训练模块；所述初始化模块接收到初始化信号后，读取数据存储模块中存储的模型、模型参数和训练数据集后发送至训练模块，同时读取外部待检测集成电路的特征数据存储至数据存储模块内；所述训练模块根据接收到的模型、模型参数和训练数据集进行训练得到训练后的系统预测模型后，读取数据存储模块中存储的特征数据通过系统预测模型进行预测后，输出预测结果。本发明不仅能够实现对集成电路的硬件木马检测，而且能够方便地封装用户顶层协议，提高系统安全性。
- 专利分类
