[实用新型]ECL耦合逻辑门电路有效
| 申请号： | 201420122148.8 | 申请日： | 2014-03-18 |
| 公开（公告）号： | CN203747789U | 公开（公告）日： | 2014-07-30 |
| 发明（设计）人： | 王德春 | 申请（专利权）人： | 四川德铭电子科技有限公司 |
| 主分类号： | H03K19/086 | 分类号： | H03K19/086;H03K19/20 |
| 代理公司： | 北京天奇智新知识产权代理有限公司 11340 | 代理人： | 杨春 |
| 地址： | 635200 *** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种ECL耦合逻辑门电路，包括第一或非门电路、第二或非门电路、或门电路和与门电路，所述第一或非门电路的第一输出端与所述与门电路的第一输入端连接，所述第一或非门电路的第二输出端与所述第一或门电路的第一输入端连接，所述第二或非门的第一输出端与所述与门电路的第二输入端连接，所述第二或非门的第二输出端与所述与门电路的第二输入端连接。本实用新型ECL耦合逻辑门电路具有较大的灵活性，其基本门同时具有或/或非输出，使本实用新型的逻辑功能较强，同时通过多个门电路的配合工作，使其功耗能够有一定程度上的降低。 | ||
| 搜索关键词： | ecl 耦合 逻辑 门电路 | ||
【主权项】：
一种ECL耦合逻辑门电路，其特征在于：包括第一或非门电路、第二或非门电路、或门电路和与门电路，所述第一或非门电路的第一输出端与所述与门电路的第一输入端连接，所述第一或非门电路的第二输出端与所述第一或门电路的第一输入端连接，所述第二或非门的第一输出端与所述与门电路的第二输入端连接，所述第二或非门的第二输出端与所述与门电路的第二输入端连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川德铭电子科技有限公司，未经四川德铭电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201420122148.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种蛇形管式高压给水加热器
- 下一篇：一种综合智能照明系统
- 同类专利
- ECL耦合逻辑门电路-201420122148.8
- 王德春 - 四川德铭电子科技有限公司
- 2014-03-18 - 2014-07-30 - H03K19/086
- 本实用新型公开了一种ECL耦合逻辑门电路，包括第一或非门电路、第二或非门电路、或门电路和与门电路，所述第一或非门电路的第一输出端与所述与门电路的第一输入端连接，所述第一或非门电路的第二输出端与所述第一或门电路的第一输入端连接，所述第二或非门的第一输出端与所述与门电路的第二输入端连接，所述第二或非门的第二输出端与所述与门电路的第二输入端连接。本实用新型ECL耦合逻辑门电路具有较大的灵活性，其基本门同时具有或/或非输出，使本实用新型的逻辑功能较强，同时通过多个门电路的配合工作，使其功耗能够有一定程度上的降低。
- 输出缓冲器电路-201280003174.2
- 渊上展光 - 旭化成微电子株式会社
- 2012-09-20 - 2013-06-19 - H03K19/086
- 提供一种输出缓冲器电路，能够减小差动输出信号的各输出电压的上升时间与下降时间的时间差，进一步使上升时间与下降时间高精确度地一致。对电阻元件(R1、R2)分别并联连接PMOS晶体管(Tr5、Tr6)。此时，使得当将电阻元件(R1、R2)的电阻成分设为r1(Ω)、r2(Ω)、将PMOS晶体管(Tr5、Tr6)的电阻成分设为rTr5(Ω)、rTr6(Ω)、电流源(I1)的电阻成分设为rI1(Ω)时，满足(r1//rTr5)=(r2//rI1)、(r2//rTr6)=(r1//rI1)各条件。由此，能够减小各输出电压的上升时间与下降时间的时间差，进一步使上升时间与下降时间高精确度地一致。
- 专利分类
