[发明专利]一种半导体器件的制备方法在审
| 申请号： | 201710697408.2 | 申请日： | 2017-08-15 |
| 公开（公告）号： | CN109399553A | 公开（公告）日： | 2019-03-01 |
| 发明（设计）人： | 苏佳乐;张新伟;夏长奉;周国平 | 申请（专利权）人： | 无锡华润上华科技有限公司 |
| 主分类号： | B81B7/02 | 分类号： | B81B7/02;B81C1/00 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 汪洋;冯永贞 |
| 地址： | 214028 江苏省无*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体器件的制备方法。所述方法包括：提供SOI基底，所述SOI基底包括自下而上的体硅、氧化埋层和顶层硅；图案化所述顶层硅，以在所述顶层硅中形成若干相互间隔的孔；执行退火步骤，以使由所述孔相间隔的所述顶层硅迁移形成空腔顶壁和空腔；在所述空腔顶壁的表面形成若干压阻条；在若干所述压阻条上形成导电引线。本发明提供的空腔的制备方法，与CMOS工艺兼容，可实现SON(silicon on nothing)器件与薄膜传感器的集成；制造工艺相对简单，对设备要求低，极大的降低了工艺成本，而且进一步提高了器件的性能和良率。 | ||
| 搜索关键词： | 顶层硅 制备 半导体器件 空腔顶壁 基底 空腔 压阻 退火 薄膜传感器 表面形成 导电引线 工艺成本 氧化埋层 制造工艺 对设备 图案化 良率 体硅 兼容 迁移 | ||
【主权项】：
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供SOI基底，所述SOI基底包括自下而上的体硅、氧化埋层和顶层硅；图案化所述顶层硅，以在所述顶层硅中形成若干相互间隔的孔；执行退火步骤，以使由所述孔相间隔的所述顶层硅迁移形成空腔顶壁和空腔；在所述空腔顶壁的表面形成若干压阻条；在若干所述压阻条上形成导电引线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡华润上华科技有限公司，未经无锡华润上华科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710697408.2/，转载请声明来源钻瓜专利网。
