[发明专利]存储器、其制造方法及半导体器件有效

专利信息
申请号: 201710672505.6 申请日: 2017-08-08
公开(公告)号: CN107492550B 公开(公告)日: 2018-07-20
发明(设计)人: 不公告发明人 申请(专利权)人: 睿力集成电路有限公司
主分类号: H01L27/108 分类号: H01L27/108
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 智云
地址: 230000 安徽省合肥市*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种存储器、其制造方法及半导体器件,在进行刻蚀以在单元区域形成位线前,就通过保护层对位线插塞(的侧面)进行保护,由此刻蚀形成位线时,虽然单元区域和外围区域的刻蚀深度不同,但不会对单元区域中的位线插塞产生侧刻蚀,从而避免了位线插塞的电阻值增加。
搜索关键词: 存储器 制造 方法 半导体器件
【主权项】:
1.一种存储器的制造方法,其特征在于,所述存储器的制造方法包括:提供一衬底,所述衬底包括一单元区域及位于所述单元区域外的一外围区域,所述单元区域的衬底上形成有一介质层,所述介质层中形成有一位线接触开口,所述外围区域的衬底上形成有一导电层,所述导电层的底面不高于所述介质层的顶面;形成一位线插塞材料层,所述位线插塞材料层覆盖所述位线接触开口、所述介质层及所述导电层;回刻蚀所述位线插塞材料层,去除所述介质层及所述导电层表面的所述位线插塞材料层以及去除所述位线接触开口中的部分厚度的所述位线插塞材料层,剩余的所述位线插塞材料层覆盖所述位线接触开口的底面及靠近所述底面的部分侧面;形成一保护层,所述保护层位于剩余的所述位线插塞材料层上并覆盖未被所述位线插塞材料层覆盖的部分侧面;填充所述位线接触开口,以在所述位线接触开口中形成一位线插塞;形成一位线材料层,所述位线材料层覆盖所述位线插塞、所述介质层及所述导电层;刻蚀所述位线材料层及所述导电层,以在所述单元区域由所述位线材料层形成一位线,所述位线与所述位线插塞电连接,并在所述外围区域由所述导电层形成一第一导线;及形成一填充层,所述填充层填充所述位线插塞和所述介质层之间的间隙。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710672505.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top