[发明专利]先进纳米工艺下FPGA面积建模方法有效
| 申请号： | 201710653208.7 | 申请日： | 2017-08-02 |
| 公开（公告）号： | CN107480359B | 公开（公告）日： | 2021-04-30 |
| 发明（设计）人： | 来金梅;高源培;肖爰龙;王健 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | G06F30/392 | 分类号： | G06F30/392 |
| 代理公司： | 上海正旦专利代理有限公司 31200 | 代理人： | 陆飞;陆尤 |
| 地址： | 200433 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于集成电路技术领域，具体为先进纳米工艺下的FPGA面积建模方法。本发明主要结合纳米工艺设计规则DRC参数和FPGA芯片版图自身特色，从其电路低层基本组成子电路的版图特性出发进行面积建模。例如，对于可编程互连电路，最重要的低层基本组成子电路有NMOS传输管和CMOS反相器：对于NMOS传输管，结合纳米工艺设计规则DRC参数，研究了两端都不共用的晶体管、一端共用的晶体管、两端共用的晶体管等版图实现技术，提出了面积评估模型；对于CMOS反相器，研究了栅折叠结构的版图实现技术、以及不同尺寸不同折叠数的对面积的影响，提出了面积评估模型；其它基本组成子电路面积模型采用类似的方法。本发明能够准确地在电路设计的前期对版图的面积做准确的预测。 | ||
| 搜索关键词： | 先进 纳米 工艺 fpga 面积 建模 方法 | ||
【主权项】：
一种先进纳米工艺下FPGA面积建模方法，其特征在于，根据纳米工艺设计规则DRC参数和FPGA芯片版图自身特色，从其电路低层基本组成电路的版图特性出发进行面积建模。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710653208.7/，转载请声明来源钻瓜专利网。
