[发明专利]半导体存储装置的形成方法在审

专利信息
申请号: 201710549871.2 申请日: 2017-07-07
公开(公告)号: CN109216383A 公开(公告)日: 2019-01-15
发明(设计)人: 张翊菁;张峰溢;李甫哲;陈界得 申请(专利权)人: 联华电子股份有限公司;福建省晋华集成电路有限公司
主分类号: H01L27/146 分类号: H01L27/146
代理公司: 北京市柳沈律师事务所 11105 代理人: 陈小雯
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种半导体存储装置的形成方法,其包含以下步骤。首先,提供基底,其具有存储区,并且,在基底的存储区内形成朝向第一方向延伸的多条位线,各位线的两侧包含三层的侧壁结构。接着,在基底的存储区内形成多个第一插塞,第一插塞位于各位线的两侧,并且,形成分别对位并接触第一插塞的多个导电图案。然后,在形成导电图案后,进行一化学反应制作工艺,改质三层的侧壁结构中的第二层。最后,进行一热处理制作工艺,完全移除第二层,以在三层的侧壁结构中形成空隙层。
搜索关键词: 侧壁结构 插塞 基底 三层 半导体存储装置 导电图案 存储 热处理制作工艺 化学反应 方向延伸 制作工艺 空隙层 对位 改质 位线 移除
【主权项】:
1.一种半导体存储装置的形成方法,其特征在于包含:提供一基底,该基底包含周边区与存储区;在该基底的该存储区形成朝向一第一方向延伸的多条位线,各该位线的两侧包含一侧壁结构,且该侧壁结构具有三层结构;在该基底的该存储区形成多个第一插塞,该些第一插塞位于各该位线两侧;形成多个导电图案,该些导电图案分别对位并接触该些第一插塞;在形成该些导电图案后,进行一化学反应制作工艺,改质该侧壁结构的该三层结构中的一第二层间隙壁;以及进行一热处理制作工艺,移除改质后的该第二层间隙壁,以在该侧壁结构中形成一空隙层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710549871.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top