[发明专利]半导体器件及其制造方法在审
| 申请号： | 201710546119.2 | 申请日： | 2017-07-06 |
| 公开（公告）号： | CN107644910A | 公开（公告）日： | 2018-01-30 |
| 发明（设计）人： | 永久克己;酒井敦 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 中原信达知识产权代理有限责任公司11219 | 代理人： | 李兰,孙志湧 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体器件及其制造方法。在具有STI结构的元件隔离区的LDMOS中，防止绝缘击穿的发生，绝缘击穿可能是在接近元件隔离区的底面的边缘部分的半导体衬底中产生的电子倾泻到栅极电极中时引起的。在紧接着接近嵌入在源极区和漏极区之间的半导体衬底的主表面中的元件隔离区的偏移区的上表面上，提供穿透形成栅极电极的硅膜的沟槽。结果，硅膜和用于填充沟槽的金属膜形成栅极电极。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件，包括：半导体衬底；源极区和漏极区，所述源极区和所述漏极区形成在所述半导体衬底的上表面上方并且每个都是p导电类型；栅极电极，所述栅极电极通过栅极绝缘膜形成在所述源极区和所述漏极区之间的所述半导体衬底上方；以及第一绝缘膜，所述第一绝缘膜被嵌入在沟槽中，在所述栅极电极的栅极长度方向上，所述沟槽形成在所述栅极绝缘膜和所述漏极区之间的所述半导体衬底的所述上表面上方，其中，所述栅极电极的一部分形成在紧接着所述第一绝缘膜之上，并且其中，所述栅极电极包括：半导体膜；以及金属膜，所述金属膜被嵌入在第二沟槽中，所述第二沟槽穿透紧接着在所述第一绝缘膜和所述源极区之间的所述半导体衬底的所述上表面之上的所述半导体膜，并且所述金属膜被电耦合到所述半导体膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710546119.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种土木工程防浪墙
- 下一篇：一种土工膜锚固岸堤的防冲刷和消波方法
- 同类专利
- 专利分类
