[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

于2016年7月20日提交的日本专利申请No.2016-142524的公开内容，包括说明书、附图和摘要，在此通过引用整体并入本文。

背景技术

本发明涉及半导体器件及其制造方法，例如，适合可应用于包括具有在漏极和源极之间的衬底表面的沟槽中的厚绝缘膜的场效应晶体管的半导体器件。

为了用于LDMOSFET(字面含义为扩散金属氧化物半导体场效应晶体管，LDMISFET：下文也被简称为“LDMOS”)，RESURF(降低表面场：REduced SURface Field)型MOS晶体管被采纳作为通常使用的配置。除此之外，在研究一种配置，其通过在半导体衬底的表面上形成厚氧化膜并且在氧化膜上设置栅极电极的漏极侧边缘而减轻了栅极电极的漏极侧边缘下的磁场强度。

例如，专利文献1(日本未审专利申请公开No.2014-107302)公开了一个示例，其中，当在具有STI(浅沟槽隔离)结构的元件隔离区上设置LDMOS的栅极电极的部分时，在元件隔离区和源极区之间的半导体衬底中形成穿透栅极电极的开口。

[专利文献]

[专利文献1]日本未审专利申请公开No.2014-107302

发明内容

当在LDMOS的沟道区和漏极区之间设置具有STI结构的元件隔离区时，在沟道区一侧，在接近元件隔离区的底部的角落部分的半导体衬底中，电场可能变得很高。在这样的情况下，高电场区中产生的电子被电场加速且倾泻到栅极电极中，出现了由此产生的问题，从而破坏了栅极绝缘膜。

为了处理上述情况，防止电子倾泻到栅极电极中的目的，如专利文献1中所述，可以想到的是去除栅极电极的部分并且形成开口。但是，还是在这个配置中，由于电子沿着电力线移动且倾泻到栅极电极中，可能发生绝缘击穿。因此，需要可以更有效地防止绝缘击穿的配置。

其他目的与新颖特征将从说明书和附图的描述中显而易见。

在本申请公开的实施例中，下面将简短描述其中具有代表性的几个。

关于作为一个实施例的半导体器件，在衬底的上表面上的源极区和漏极区之间具有STI结构的元件隔离区的p型LDMOS中，栅极电极包括衬底上的硅膜和穿透所述硅膜的沟槽中的金属膜。

关于作为另一实施例的半导体器件的制造方法，源极区和漏极区以及源极区和漏极区之间的元件隔离区被形成在衬底的上表面上。在形成跨立在元件隔离区和衬底的主表面之上的硅膜之后，将金属膜嵌入到穿透硅膜的沟槽中，并且形成包括所述硅膜和所述金属膜的栅极电极。

根据一个实施例，半导体器件的可靠性可以得到改善。

附图说明

图1是作为本发明的第一实施例的半导体器件的平面图；

图2是沿着图1的线A-A的截面图；

图3是示出根据本发明的第一实施例的半导体器件的制造过程的截面图；

图4是示出图3中所示的制造过程之后的半导体器件的制造过程的截面图；

图5是示出图4中所示的制造过程之后的半导体器件的制造过程的截面图；

图6是示出图5中所示的制造过程之后的半导体器件的制造过程的截面图；

图7是示出图6中所示的制造过程之后的半导体器件的制造过程的截面图；

图8是示出图7中所示的制造过程之后的半导体器件的制造过程的截面图；

图9是示出图8中所示的制造过程之后的半导体器件的制造过程的截面图；

图10是作为本发明的第一实施例的修改1的半导体器件的平面图；

图11是作为根据本发明的第一实施例的修改2的半导体器件的截面图；

图12是作为本发明的第一实施例的修改3的半导体器件的截面图；

图13是示出根据本发明的第二实施例的半导体器件的制造过程的截面图；

图14是示出图13中所示的制造过程之后的半导体器件的制造过程的截面图；

图15是示出图14中所示的制造过程之后的半导体器件的制造过程的截面图；

图16是示出根据本发明的第三实施例的半导体器件的制造过程的截面图；

图17是示出图16中所示的制造过程之后的半导体器件的制造过程的截面图；以及

图18是作为比较例的半导体器件的截面图；以及

图19是作为比较例的半导体器件的截面图。

具体实施方式