[发明专利]半导体器件及其制造方法

摘要

本发明提供半导体器件及制造方法，提高半导体器件的可靠性。在具有作为支承衬底的半导体衬底(SB)、半导体衬底(SB)上的绝缘层(BX)及绝缘层(BX)上的半导体层(SM)的SOI衬底(1)上形成将半导体层(SM)及绝缘层(BX)贯穿且底部到达半导体衬底(SB)的元件隔离区域(ST)，在半导体层(SM)上隔着栅极绝缘膜(GF)形成有栅电极(GE)。在与半导体层(SM)相邻的位置，在元件隔离区域(ST)形成有凹陷(DT)，在凹陷(DT)内形成有填埋绝缘膜(UZ)。栅电极(GE)具有经由栅极绝缘膜(GF)形成于半导体层(SM)上的部分、位于填埋绝缘膜(UZ)上的部分及位于元件隔离区域(ST)上的部分。

主权项

一种半导体器件，其具备MISFET，其特征在于，具有：衬底，其具有支承衬底、所述支承衬底上的绝缘层及所述绝缘层上的半导体层；元件隔离区域，其形成于所述衬底，将所述半导体层及所述绝缘层贯穿且底部到达所述支承衬底；以及所述MISFET用的栅电极，其隔着栅极绝缘膜形成于所述半导体层上，在与所述半导体层相邻的位置，在所述元件隔离区域形成有洼部，在所述洼部内形成有填埋绝缘膜，所述栅电极具有隔着所述栅极绝缘膜形成于所述半导体层上的部分、位于所述填埋绝缘膜上的部分及位于所述元件隔离区域上的部分。