[发明专利]用于3D集成电路中的互连测试的扫描结构有效

专利信息
申请号: 201710341840.8 申请日: 2017-05-16
公开(公告)号: CN107462829B 公开(公告)日: 2021-05-11
发明(设计)人: 桑迪·库马·戈埃尔;李云汉;萨曼·M·I·阿扎姆;马拉·格绍伊古 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: G01R31/3185 分类号: G01R31/3185
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种器件包括第一管芯和堆叠在所述第一管芯之下的第二管芯,所述第一管芯和所述第二管芯之间互连。所述第一管芯或第二管芯中至少一个具有执行功能和提供功能性路径的电路。每个所述第一管芯和第二管芯包括多个锁存器和多个多路复用器,所述多个锁存器包含与每个互连对应的一个锁存器。每个多路复用器分别与所述多个锁存器的相应一个相连,并被设置为从所述功能性路径中接收和选择其中一个扫描测试图案或信号,以在所述第一管芯和第二管芯的扫描链测试期间输出。本发明实施例涉及用于3D集成电路中的互连测试的扫描结构。
搜索关键词: 用于 集成电路 中的 互连 测试 扫描 结构
【主权项】:
一种器件,包括:第一管芯;和第二管芯,堆叠在所述第一管芯之下,所述第一管芯和所述第二管芯之间具有互连件,并且所述第一管芯或第二管芯中的至少一个具有执行功能和提供功能性路径的电路,其中,每个所述第一管芯和所述第二管芯包括:多个锁存器,包括与每个所述互连件对应的相应的锁存器;及多个多路复用器,每个多路复用器连接至所述多个锁存器的相应一个锁存器以及相应的功能性路径,并被设置为从所述功能性路径中接收和选择扫描测试图案或信号,以在所述第一管芯和所述第二管芯的扫描链测试期间输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710341840.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top