[发明专利]一种调节CMOS器件阈值的方法及CMOS器件有效
申请号: | 201710272373.8 | 申请日: | 2017-04-24 |
公开(公告)号: | CN107195585B | 公开(公告)日: | 2019-11-12 |
发明(设计)人: | 殷华湘;张青竹;赵超;叶甜春 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092 |
代理公司: | 北京华沛德权律师事务所 11302 | 代理人: | 房德权 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于半导体技术领域,公开了一种调节CMOS器件阈值的方法及CMOS器件,方法:提供衬底、沉积第一阻挡层、在NMOS区域上形成第一功函数层、沉积第二功函数层、使NMOS、PMOS区域上的不同鳍片上具有不同厚度的第二功函数层、沉积第三功函数层、去除第二、第四鳍片上的第三功函数层。器件:衬底、第一阻挡层、第一功函数层、第二功函数层、第三功函数层。本发明解决了现有技术中CMOS器件阈值调节工艺复杂,NMOS和PMOS之间易产生关联寄生影响,阈值控制精度较低,器件叠层结构复杂的问题,达到了NMOS和PMOS之间阈值调节关联影响较小,CMOS器件叠层结构简单的技术效果。 | ||
搜索关键词: | 一种 调节 cmos 器件 阈值 方法 | ||
【主权项】:
1.一种调节CMOS器件阈值的方法,其特征在于,包括:提供衬底,所述衬底包括NMOS区域和PMOS区域,所述NMOS区域包括第一鳍片和第二鳍片,所述PMOS区域包括第三鳍片和第四鳍片;沉积第一阻挡层;在所述NMOS区域的所述第一阻挡层上形成第一功函数层;沉积第二功函数层;在所述NMOS区域上进行局部处理,使所述第一鳍片和所述第二鳍片上具有不同厚度的所述第二功函数层;在所述PMOS区域上进行局部处理,使所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层;沉积第三功函数层;选择腐蚀所述第三功函数层,去除所述第二鳍片和所述第四鳍片上的所述第三功函数层;其中,所述在所述NMOS区域的所述第一阻挡层上形成第一功函数层的方法为:沉积第一功函数层;选择腐蚀所述第一功函数层,去除所述PMOS区域上的所述第一功函数层;其中,所述第三功函数层的厚度小于所述第一功函数层的厚度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710272373.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种安瓿瓶激光开启器
- 下一篇:一种安瓿开启器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造