[发明专利]对多路外设进行同步控制的电路及方法有效
| 申请号： | 201710251975.5 | 申请日： | 2017-04-17 |
| 公开（公告）号： | CN107038132B | 公开（公告）日： | 2019-12-24 |
| 发明（设计）人： | 陆大伟;黄业桃 | 申请（专利权）人： | 北京疯景科技有限公司 |
| 主分类号： | G06F13/10 | 分类号： | G06F13/10 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100041 北京市石景*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种对多路外设进行同步控制的电路及方法，所述电路包括片上系统SoC和现场可编程门阵列FPGA，其中：所述SoC的数据线和时钟线各自连接到所述FPGA，与所述FPGA进行数据信号传输和时钟信号传输；所述FPGA将所述SoC的数据线和时钟线分别分成n(n≥2)路，其中的每一路都连接到一外设，与所述外设进行数据信号传输和时钟信号传输。本发明通过FPGA将SoC的一路数据线分成n路，将SoC的一路时钟线也分成n路，将分成的n路数据线和n路时钟线中的每一路都连接到一外设，使SoC能够通过一路时钟线和一路数据线同步控制n路外设，避免了对外设控制不同步造成的运行不精确的问题。 | ||
| 搜索关键词： | 外设 进行 同步 控制 电路 方法 | ||
【主权项】：
1.一种对多路外设进行同步控制的电路，其特征在于，包括：片上系统SoC和现场可编程门阵列FPGA，其中：/n所述SoC的数据线和时钟线各自连接到所述FPGA，与所述FPGA进行数据信号传输和时钟信号传输；/n所述FPGA将所述SoC的数据线和时钟线分别分成n,n≥2路，其中的每一路都连接到一外设，与所述外设进行数据信号传输和时钟信号传输；/n所述SoC的数据线包含数据输出线和数据输入线，其中：/n所述FPGA将所述数据输出线分成n路，每一路连接到一外设，将所述SoC的数据输出线传输的数据信号发送给每个外设；/n所述FPGA还包含比较器，所述比较器的输出端与所述SoC的数据输入线连接，所述比较器包含n路输入端，每一路输入端连接到一路外设，所述比较器从n路外设接收数据信号，并比较所接收到的各路数据信号是否相同，如果均相同，则将其中一路数据信号通过所述SoC的数据输入线传输给所述SoC；如果不同，则进行报警。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京疯景科技有限公司，未经北京疯景科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710251975.5/，转载请声明来源钻瓜专利网。
- 上一篇：机器人组装配件（箱型轴承）
- 下一篇：铺巾
