[发明专利]对多路外设进行同步控制的电路及方法

说明书

本发明公开了一种对多路外设进行同步控制的电路及方法，所述电路包括片上系统SoC和现场可编程门阵列FPGA，其中：所述SoC的数据线和时钟线各自连接到所述FPGA，与所述FPGA进行数据信号传输和时钟信号传输；所述FPGA将所述SoC的数据线和时钟线分别分成n(n≥2)路，其中的每一路都连接到一外设，与所述外设进行数据信号传输和时钟信号传输。本发明通过FPGA将SoC的一路数据线分成n路，将SoC的一路时钟线也分成n路，将分成的n路数据线和n路时钟线中的每一路都连接到一外设，使SoC能够通过一路时钟线和一路数据线同步控制n路外设，避免了对外设控制不同步造成的运行不精确的问题。

技术领域

本发明涉及电子电路技术，尤指一种对多路外设进行同步控制的电路及方法。

背景技术

在嵌入式系统中，通常需要控制芯片对多个功能芯片进行同步控制。一般可以将被控制的功能芯片称为外设，这里的外设并不一定是指嵌入式系统外部的设备，而是相对于控制芯片而言，指控制芯片以外的设备。由于通常是将控制芯片分别与每一个外设相连，实现对外设的控制，而控制芯片具有与处理器相同的串行运行的特点，因此，目前的控制方式势必会造成对外设的控制不同步。

例如，在全景相机或者3D相机中，一般都有两个或者更多的图像传感器(sensor)，需要通过控制芯片对sensor进行控制。现有方案中，使用片上系统SoC对至少两个sensor进行控制。例如，SoC通过两路SPI接口分别控制两个sensor，根据SoC串行运行的特点，这种控制方式会造成对两个sensor的配置存在先后关系，导致两路sensor受控的时间点不能完全同步，以致两路sensor输出的图像不一致。

发明内容

为了解决上述技术问题，本发明提供了一种对多路外设进行同步控制的电路及方法，能够实现完全同步的对多路外设进行控制。

为了达到本发明目的，本发明提供了一种对多路外设进行同步控制的电路，包括：片上系统SoC和现场可编程门阵列FPGA，其中：

所述SoC的数据线和时钟线各自连接到所述FPGA，与所述FPGA进行数据信号传输和时钟信号传输；

所述FPGA将所述SoC的数据线和时钟线分别分成n(n≥2)路，其中的每一路都连接到一外设，与所述外设进行数据信号传输和时钟信号传输。

本申请还提供了一种对多路外设进行同步控制的方法，包括：

片上系统SoC通过数据线和时钟线与现场可编程门阵列FPGA进行数据信号传输和时钟信号传输；

所述FPGA将所述SoC的数据线和时钟线分别分成n(n≥2)路，其中的每一路都连接到一外设，与所述外设进行数据信号传输和时钟信号传输。

与现有技术相比，本发明包括片上系统SoC和现场可编程门阵列FPGA，其中：所述SoC的数据线和时钟线各自连接到所述FPGA，与所述FPGA进行数据信号传输和时钟信号传输；所述FPGA将所述SoC的数据线和时钟线分别分成n(n≥2)路，其中的每一路都连接到一外设，与所述外设进行数据信号传输和时钟信号传输。本发明通过FPGA将SoC的一路数据线分成n路，将SoC的一路时钟线也分成n路，将分成的n路数据线和n路时钟线中的每一路都连接到一外设，使SoC能够通过一路时钟线和一路数据线同步控制n路外设，避免了对外设控制不同步造成的运行不精确的问题。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。