[发明专利]一种用于实现ANN的深度处理单元在审
| 申请号： | 201710248883.1 | 申请日： | 2017-04-17 |
| 公开（公告）号： | CN107657263A | 公开（公告）日： | 2018-02-02 |
| 发明（设计）人： | 姚颂;郭开元 | 申请（专利权）人： | 北京深鉴科技有限公司 |
| 主分类号： | G06K9/62 | 分类号： | G06K9/62;G06N3/04 |
| 代理公司： | 北京卓孚知识产权代理事务所(普通合伙)11523 | 代理人： | 刘光明,李亚 |
| 地址： | 100084 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在本申请中，我们提出如何部署全部CNN给FPGA嵌入式平台加速器。我们提出了一种用于图像网络大规模分类的CNN加速器。具体而言，我们在嵌入式FPGA平台上更进一步，提出了一个基于嵌入式FPGA的加速设计，例如可用于图像网络大规模图像分类。 | ||
| 搜索关键词： | 一种 用于 实现 ann 深度 处理 单元 | ||
【主权项】：
一种用于实现ANN的深度处理单元(DPU)，包括：通用处理器模块(PS)，包括：CPU，用于运行程序指令；数据和指令总线，用于所述CPU与所述PL之间的通信；外部存储器，用于保存：ANN的权重参数和指令，以及需要被ANN处理的输入数据；可编程处理器模块(PL)，包括控制器(Controller)，用于获取外部存储器上的指令，并基于所述指令对复杂计算核进行调度；复杂计算核(Computing Complex)，包括多个计算单元(PE)，用于基于所述指令、权重和数据进行计算任务；输入缓冲区，用于准备所述复杂计算核计算需要使用的权重、输入数据、指令；输出缓冲区，保存中间数据和计算结果；直接存储器访问器(DMA)，与所述通用处理器模块的数据和指令总线相连接以用于PL和PS之间的通信，所述CPU配置可编程处理器模块(PL)的直接存储器访问器(DMA)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京深鉴科技有限公司，未经北京深鉴科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710248883.1/，转载请声明来源钻瓜专利网。
- 上一篇：指纹辨识装置
- 下一篇：一种基于KNN分类进行土壤剖面类型识别方法
